SPI与I2C总线协议_i2c spi

目录：

一、SPI总线协议

1、什么是SPI

2、技术性能

3、接口定义与硬件连接

4、内部结构

5、传输时序

6、高速SPI的串扰

1）硬件电路   2）1MHz SPI传输问题

7、TLF35584中的SPI

1）SPI概述   2）TLF35584读/写操作示例

二、I2C总线协议

1、I2C总线协议

2、24C64中的I2C

三、存储器的分类

附录

1、串联电阻的作用

1）SPI信号线   2）LDO输入端   3）TVS前后串联电阻

---

一、SPI总线协议

1、什么是SPI

SPI是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间、提供方便。正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。

SPI是一个环形总线结构，由SS(CS)、SCK、SDI、SDO构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。上升沿发送、下降沿接收、高位先发送。

上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。

下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。

假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x55 (01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。

这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。
SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。

SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。

SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。

SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL即Clock Polarity的缩写)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA即Clock Phase的缩写)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 SPI主模块和与之通信的外设时钟相位和极性应该一致。

SPI时序图详解-SPI接口在模式0下输出第一位数据的时刻

SPI接口在模式0下输出第一位数据的时刻

SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。图1中表现了这四种时序，时序与CPOL、CPHL的关系也可以从图中看出。

图1 

CPOL用来决定SCK时钟信号空闲时的电平。CPOL＝0，空闲电平为低电平；CPOL＝1时，空闲电平为高电平。

CPHA用来决定采样时刻。CPHA=0，在每个周期的第一个时钟沿采样；CPHA＝1，在每个周期的第二个时钟沿采样。

由于我使用的器件工作在模式0这种时序（CPOL＝0，CPHA＝0），所以将图1简化为图2，
只关注模式0的时序。

图2 

我们来关注SCK的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），在时钟的后沿输出数据（下降沿，第二个时钟沿）。首先来看主器件，主器件的输出口（MOSI）输出的数据Bit1，在时钟的前沿被从器件采样，那主器件是在何时刻输出Bit1的呢？

Bit1的输出时刻实际上在SCK信号有效以前，比 SCK的上升沿还要早半个时钟周期。Bit1的输出时刻与SSEL信号没有关系。再来看从器件，主器件的输入口MISO同样是在时钟的前沿采样从器件输出的Bit1的，那从器件又是在何时刻输出Bit1的呢。

从器件是在SSEL信号有效后，立即输出Bit1，尽管此时SCK信号还没有起效。关于上面的主器件
和从器件输出Bit1位的时刻，可以从图3、4中得到验证。

图3 

注意图3中，CS信号有效后（低电平有效，注意CS下降沿后发生的情况），故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出Bit1的情况（MOSI）。

可以看出，Bit1（值为1）是在SCK信号有效之前的半个时钟周期的时刻开始输出的（与CS信号无关），到了SCK的第一个时钟周期的上升沿正好被从器件采样。

图4 

图4中，注意看CS和MISO信号。我们可以看出，CS信号有效后，从器件立刻输出了Bit1(值为1)。

通常我们进行的SPI操作都是16位的。图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在SCK的上升沿被采样，随后的SCK下降沿，从器件就输出了第二个字节的第一位。

图5 SPI总线协议介绍(接口定义，传输时序)

2、技术性能

SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；支持多slave模式应用，一般仅支持单Master。

时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSB first）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。

3、接口定义与硬件连接

SPI接口共有4根信号线，分别是：CS设备选择线、SCK时钟线、SDO串行输出数据线、SDI串行输入数据线。

（1）MOSI：主器件数据输出，从器件数据输入

（2）MISO：主器件数据输入，从器件数据输出

（3）SCLK ：时钟信号，由主器件产生

（4）/SS：从器件使能信号，由主器件控制

4、内部结构

5、传输时序

SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。

SPI接口没有指定的流控制，没有应答机制确认是否接收到数据。

6、高速SPI的串扰

7、TLF35584中的SPI

1）SPI概述

TLF35584中的SPI如下所示：

（一）SPI时序

SPI时序如下所示：

SPI的通信原理，相对来说，并不复杂。首先，拉低目标从设备的片选信号SCS（SPI Chip Select）；在时钟的驱动下SCL（SPI clock），数据由SDI（SPI Data Input）输入从设备，数据由从设备的SDO（SPI Data Output）输出。对于TLF35584的SPI来说，上升沿采样，下降沿移位。除了极性和相位以外，SPI的通信频率也是我们关注一个参数，如下所示：

如上图，正常工作模式下，TLF35584的时钟频率为10MHz（一个Bit时间=100ns），当TLF35584进入SLEEP模式时，SPI的时钟频率会降低到1.5MHz。

（二）TLF35584的SPI格式TLF35584的SPI格式如下所示：

TLF35584的SPI格式：CMD（1bit）+ Address（6bit）+ Data（8bit）+ Parity（1bit）。总共占用16bit（2 byte），所以，命令传输中，使用uint16即可。其中，写操作时：CMD = 1，读操作时：CMD = 0。

---------------------------------

2）TLF35584读/写操作示例

清楚了TLF35584的SPI格式，就可以试试向目标寄存器发送指令了，如果第一次用，多少还是有点蒙。

（一）TLF35584 SPI读操作示例

示例：读取TLF35584的SYSPCFG0寄存器，代码如下所示：

/* read SYSPCFG0 (0x04) */
uiSyspcfg = IfxTLF35584_read_write(0x0801); 

传输的参数0x0801与SPI的格式什么关系？是不是有点迷糊，我们试着解析一下。首先，确认SYSPCFG0寄存器地址（0x04），如下所示：

在SPI的格式中，Address占用6个bit，0x04 = 000100B。

其次，读取操作中，Data数据段可以全部为0（伪数据，Dummy Data），即0x00 = 00000000B。同时，读取CMD = 0。

再次，整个数据中，读取操作时，需要对Address和Data中的数据进行奇偶校验，当1的个数为奇数时，Parity = 1；当1的个数为偶数时，Parity = 0。具体解释如下所示：

所以，上述信息组装：0 000100 00000000 1B = 0x0801H。所以，参数0x0801是这样来的。

（二）TLF35584 SPI写操作示例

示例：通过SPI指令，切换TLF35584进入Normal状态，如下所示：

/* DEVCTRL ，write Data：0xEA */
IfxTLF35584_read_write(0xABD5);

首先，确认DEVCTRL寄存器地址（0x15），如下所示：

在SPI的格式中，Address占用6个bit，0x15 = 010101B。

其次，写操作中，上述写入数据为0xEA，0xEA = 11101010B。同时，写CMD = 1。

再次，整个数据中，写操作时，需要对CMD、Address和Data中的数据进行奇偶校验，当1的个数为奇数时，Parity = 1；当1的个数为偶数时，Parity = 0。具体解释如下所示：

所以，上述信息组装：1010101111010101B = 0xABD5H。如上的SPI读/写示例，是否可以让你对TLF35584的SPI更清楚，或者阅读到对应代码时，知其所以然呢。

引自：嵌入式开发：TLF35584（SBC）的SPI格式解读。

二、I2C总线协议

1、I2C总线协议

2条双向串行线，一条数据线SDA，一条时钟线SCL。

SDA传输数据是大端传输，每次传输8bit，即一字节。标准模式：100Kbit/s，快速模式：400kbit/s，高速模式：3.4Mbit/s。

支持多主控(Multimastering)，任何时间点只能有一个主控。
总线上每个设备都有自己的一个Addr，共7个bit，广播地址全0。故理论上I2C可以挂接127个设备。

系统中可能有多个同种芯片，为此Addr分为固定部分和可编程部份，细节视芯片而定，看Datasheet。

1.1 I2C位传输

数据传输：SCL为高电平时，SDA线若保持稳定，那么SDA上是在传输数据bit；

若SDA发生跳变，则用来表示一个会话的开始或结束（后面讲）。

数据改变：SCL为低电平时，SDA线才能改变传输的bit。

1.2 I2C开始和结束信号

开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。

结束信号：SCL为低电平时，SDA由低电平向高电平跳变，结束传送数据。

1.3 I2C应答信号

Master每发送完8bit数据后等待Slave的ACK。

即在第9个clock，若从IC发ACK，SDA会被拉低。

若没有ACK，SDA会被置高，这会引起Master发生RESTART或STOP流程，如下所示：

2、24C64中的I2C

常用的I2C类存储设备是以EEPROM和铁电为主。比如：AT24C64是ATMEL公司的EEPROM；FM24CL64B或者FM24CL16B是CYPRESS公司的铁电(F-RAM)。以AT24C64说明，存储容量64Kbit，即64bit*8*1024 = 8192Byte，存储地址范围0x0000～0x1FFF。

24系列高4位是产商固定的1010，A2～A0这三位取决于硬件，若都是接地就是000，若A0接上拉电阻，其他接地则是001。最后一位1代表读，0代表写。

三、存储器的分类

存储产品大概分为E2PROM(比如AT24C32)、NOR(比如W25Q64)、NAND(比如W29N01HV) 3类，框架如下：

附录

1、串联电阻的作用

1）SPI信号线

SPI信号上串联电阻，一般是几十欧姆左右，一般有如下几个作用：

（1）阻抗匹配。因为信号源的阻抗很低，跟信号线之间阻抗不匹配，串上一个电阻后，可改善匹配情况，以减少反射。

（2）SPI的速率较高，串联一个电阻，与线上电容和负载电容构成RC电路，减少信号陡峭，避免过冲，过冲有时候会损坏芯片GPIO，当然对EMI也有好处，尤其是高速电路。

（3）调试方便，现在的芯片很多是BGA、QFN封装，串联一个电阻，调试时用示波器抓取波形方便。

2）LDO输入端

当LDO的VIN absolute maximum接近电源电压时，这时候又不想换高规格的LDO，为了节省成本，这时可以串一个小阻值电阻，能吸收一部分电压和电流，当电源端出现更大的浪涌时，电阻会身先士卒，代价更小。

假设LDO击穿，VIN和GND短路，因为串联电阻R的存在，也会避免电源SYS_5V与GND的短路。

3）TVS前后串联电阻

TVS串联电阻一般有两种接法，图A电阻在TVS前，图B电阻在TVS后，两种电路使用场景是不一样的。

（1）对图A来说，首先要考虑浪涌大小，如果不大，可以选择一个合适功率的电阻，电阻在TVS前面，会吸收很小一部分的电流，浪涌电流IPP小了之后，对应TVS的Vc（钳位电压）也会变小，对后端负载的保护更好。

（2）对图B来说，TVS首先吸收大部分的浪涌电流，部分残压或者残流，会经过电阻R2，进行二次的分压限流，可以更好的保护后端负载。如果后端负载远大于R2，分压限流也就微乎其微了，R2其实也就没啥作用了。

---

人有两条路要走，一条是必须走的，一条是想走的，你必须把必须走的路走漂亮，才可以走想走的路。觉得不错，动动发财的小手点个赞哦！