这个屌丝很懒，什么也没留下！

双die设计注意事项_fpga两个die上的信号

作者：繁依Fanyi0 | 2024-08-16 12:22:27

fpga两个die上的信号

1.跨die路径尽可能减少，跨die两边信号都必须为寄存器类型，最好使用多级寄存器，打拍寄存器约束到临近die的clock region；

2.时钟clock，Reset信号尽量不要跨die，跨die会增加时钟skew；

3.尽量保持数据流单向，边界附近画跨die Pblock；

4.跨die路径时钟频率最高550MHz；

5.时钟clock，reset不建议使用set max_fanout;

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/繁依Fanyi0/article/detail/988234