热门标签
热门文章
- 17.牛批了 Android 2022高级资深面试题 一线大厂和二线大厂面试真题精选 （大疆 附答案）第七套 30k+_大疆车载android面试题
- 2【Python】 已解决：ModuleNotFoundError: No module named…_python modulenotfounderror: no module named
- 3Docker（23） - 注册 docker hub 的账号
- 4微软数字签名获取方法
- 5线性代数讲什么？_线性代数讲的什么内容
- 6超全总结！Pythorch 构建Attention-lstm时序模型 ！！
- 7学习Autodock分子对接_autoduck
- 8Kafka、RabbitMQ和RocketMQ对比_rabbitmq和rocketmq和kafaka
- 9vue的安装与配置_vue安装及环境配置
- 10三种简单方法将 OnePlus 文件传输到您的电脑_一加手机备份到电脑
当前位置: article > 正文
详解Xilinx FPGA高速串行收发器GTX/GTP（4）--TX/RX接口的数据位宽和时钟设计
作者：繁依Fanyi0 | 2024-08-17 09:08:58
赞
踩
详解Xilinx FPGA高速串行收发器GTX/GTP（4）--TX/RX接口的数据位宽和时钟设计
目录
文章总目录点这里：《FPGA接口与协议》专栏的说明与导航
1、时钟设计
GT收发器内部比较复杂，所使用的时钟不止一个。其中比较主要的时钟有两个，架构示意图如下：
-
TXUSRCLK2：这个时钟是和FPGA逻辑交互的时钟，FPGA要通过GT收发器发出的数据都工作在这个时钟下
-
TXUSRCLK：这个时钟是GT收发器内部数字逻辑所使用的工作时钟
TXUSRCLK 所需要的频率取决于 GTPE2_CHANNEL 原语内部的数据 TX 位宽和 TX 的线速率。 TXUSRCLK 时钟的计算如下：
推荐阅读
相关标签
