当前位置:   article > 正文

6-2 某半导体存储器容量为16Kx8位,可选RAM芯片容量为4Kx4/片。地址总线A15~A0(低),双向数据线D7~D0(低),由R/W线控制读/写。请设计并画出该存储器的逻辑图,注明地址分配.._某存储器容量8kx8位,可选ram芯片容量为2kx4片。地址总线a15--a0(低),双向数据线d7

某存储器容量8kx8位,可选ram芯片容量为2kx4片。地址总线a15--a0(低),双向数据线d7

6-2 某半导体存储器容量为16Kx8位,可选RAM芯片容量为4Kx4/片。地址总线A15~A0(低),双向数据线D7~D0(低),由R/W线控制读/写。请设计并画出该存储器的逻辑图,注明地址分配、片选逻辑式及片选信号极性。(备注:上划线无法实现,此处所有的下划线表示上划线)

解析:2的10次方为1k,2的11次方为2k,2的12次方为4k,每加一次方,则容量翻2倍

RAM芯片容量为4Kx4/片,存储器容量 为8位,所以需要2片4Kx4/片的RAM组成一组

地址分配与片选逻辑对照表
芯片容量芯片地址片选信号片选逻辑
4kx4 2片A11~A0CS0A13A12

4kx4 2片

A11~A0CS1A13A12
4kx4 2片A11~A0CS2A13A12
4kx4 2片A11~A0CS3A13A12

 

 

6-3 某半导体存储量容量为15Kx8位,其中固话区8Kx8位,可选EPROM芯片为4Kx8/片,随机读写区7Kx8位,可选SRAM芯片有4Kx4/片、2Kx4/片、1Kx4/片;地址总线为D15~D0(低),双向地址总线D7~D0(低),由R/W线控制读写,MREQ为低电平时允许存储器工作。设计逻辑图。

由题目可知:(2的10次方等于1k)4=2的2次方,所以4k=2的12次方,所以固话区芯片地址是从A0~D11,12条线;

SRAM芯片有4K,2K,1K加起来刚好有7K

4K=2的12次方(芯片地址A0~A11)

2K=2的11次方(芯片地址A0~A10)

1K=2的10次方(芯片地址A0~A9)

地址分配及与片选逻辑对照表
芯片容量芯片地址片选信号片选逻辑
4Kx8/1片A0~A11CS0A13A12(00)
4Kx8/1片A0~A11CS1A13A12(01)
4Kx4/2片(组成8位)A0~A11CS2A13A12(10)
2Kx4/2片(组成8位)A0~A10CS3A13A12A11(110)
1Kx4/2片(组成8位)A0~A9CS4A13A12A11A10(1110)

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/羊村懒王/article/detail/403437
推荐阅读
相关标签
  

闽ICP备14008679号