羊村懒王

这个屌丝很懒，什么也没留下！

热门标签

FPGA开发第一弹：Vivado软件安装、开发使用与工程建立_vivado系统级教程csdn

作者：羊村懒王 | 2024-04-16 01:06:43

踩

vivado系统级教程csdn

FPGA开发第一弹：Vivado软件安装、开发使用与工程建立

文章目录

FPGA开发第一弹：Vivado软件安装、开发使用与工程建立

软件安装

我选择的开发板是正点原子的达芬奇开发板，主控芯片是Xilinx Artix7系列XC7A35T，Vivado是配套的开发软件，写代码使用的软件是Notepad++，这两个软件的安装就不做过多讲解，可以参考我放的以下链接自行安装：

Vivado：http://t.csdn.cn/19jNe

Notepad：http://t.csdn.cn/VFnHF

工程建立（软件使用）

主要步骤如下：

打开软件
新建工程（重要）
设计输入（重要）
分析与综合（重要）
约束输入（重要）
设计实现（重要）
生成和下载比特流

新建工程

打开Vivado软件后，点击Create Project来创建一个新的工程。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-WSD4Q7Ff-1658135232370)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717182341895.png)]$

出现以下窗口，我们直接点击Next。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-QfdEHOUc-1658135232371)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717182425541.png)]$

输入工程的名称和路径，路径不能包含中文，空格，符号，工程名称也应该为英文名。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-TLz0oREj-1658135232371)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717182549081.png)]$

下一步点击Next，选择工程类型，这里选择RTL Project。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0V57oJeA-1658135232372)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717182734133.png)]$

这里需要注意Do not specify sources at this time，用于设置是否在创建工程向导的过程中添加设计文件，如果勾选后，则不创建或者添加设计文件。这里我们不进行勾选。

下一步依旧直接点击Next，我们在创建完工程后再添加源文件。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-43vyUqJh-1658135232373)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717183054323.png)]$

下一步依旧直接点击Next，我们在创建完工程后再添约束文件。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-iNpDDGhz-1658135232373)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717183153718.png)]$

下一步的话是器件选择，可以根据你的主控芯片进行选择。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-I9ZE0FsZ-1658135232374)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717183246145.png)]$

点击Next，进入工程概览页面。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-q8bJgASN-1658135232375)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717183323355.png)]$

最后点击Finish，就进入了Vivado的工程主页面。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Z1mpJaYI-1658135232375)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717183412411.png)]$

下面我想介绍一下，Vivado软件主页面的一些主要窗口。

Flow Navigator：提供对命令和工具的访问，包含从设计输入到生成比特流的整个过程。

数据窗口区域：主要显示与设计源文件和数据相关的信息，例如：

Sources窗口：显示层次结构（Hierarchy）、IP源文件（IP Sources）、库（Libraries）和编译顺序（Compile Order）的视图。

Netlist窗口：提供分析后的（elaborated）或综合后的（synthesized）逻辑设计的层次分层视图。

Properties窗口：显示有关所选逻辑对象或器件资源的信息。

工作空间（Workspace）：显示具有图形界面的窗口和需要更多屏幕空间的窗口。

Text Editor

Schematic原理图

Device器件

Package封装

结果窗口区域：运行命令的状态和结果。

Tcl Console：允许输入Tcl命令，并查看以前的命令和输出的历史记录。

Message：显示当前设计的所有信息，Error，Critical Warning、Warning。

Log：综合、实现和仿真运行创建的日志文件。

Reports：对设计流程中的活动运行所生成的报告进行快速访问。

Design Runs：管理当前工程的运行。

主工具栏：对于常用命令的单击访问。

主菜单：命令访问。

窗口布局选择器：主要用来窗口布局。

设计输入

创建工程的顶层文件，点击Sources窗口中的+号。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fPlPazSR-1658135232376)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717192421955.png)]$

弹出下图所示界面后，点击添加设计源文件，然后点击Next。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-mef58Pkf-1658135232377)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717192905390.png)]$

下面点击Creat File

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ln79I5cn-1658135232377)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717192936099.png)]$

弹出以下对话框，将输入源的名称设置为之前的工程名字，直接点击OK即可。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-NT7F7s0U-1658135232378)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193027750.png)]$

这时的列表里已经出现刚刚新创建的源文件。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xJNSbG8i-1658135232379)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193102446.png)]$

点击”Finish“，会出现如下窗口。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-zgIrFSS9-1658135232379)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193142178.png)]$

这个窗口是用来设置源文件的模块名称和端口列表，自动地再HDL源文件中写入相应的verilog语句。我们是手动写入代码，因此这里直接点击OK即可。

这个时候”Sources“窗口下就出现了我们创建的源文件。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-eKzHNf3h-1658135232380)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193442909.png)]$

双击该源文件，将代码进行替换，代码更改完后，软件显示地界面如下。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-oHPncgi3-1658135232381)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193539624.png)]$

单击工作空间中的保存按钮，来保存编辑完成后的代码。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-w4y1PR6A-1658135232382)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717193630500.png)]$

这里的保存不仅是保存，也会有编译的效果，如果有语法错误，Vivado会进行报错和警告。

功能仿真

设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或者功能仿真。布局布线后进行的仿真称为布局布线后仿真，也称为后仿真或时序仿真。

Vivado设计套件内部集成Vivado Simulator，能够在设计的不同阶段运行设计的功能仿真和时序仿真，结果可以在波形查看器中显示。Vivado还支持Modelsim等第三方仿真工具。

功能仿真需要的文件：

HDL源代码
测试激励代码（TestBench）
仿真模型/库

创建TestBench

点击Sources窗口中的+号，在弹出窗口选择Add or Create Simulation Sources。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-33k6cR32-1658135232383)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717201225805.png)]$

点击”Next“，在接下来的页面中点击Creat File。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1VDTiRln-1658135232384)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717201845740.png)]$

在弹出的对话框中输入TestBench的文件名。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xCdiLIXc-1658135232384)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717202117988.png)]$

点击”OK“，然后再点击Finish即可。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-TuuX8Q2H-1658135232385)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717202157252.png)]$

在弹出的自定义模块窗口中我们直接点击OK即可，结束TestBench源文件的创建。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-KLlzx7tP-1658135232386)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717204925402.png)]$

双击打开TestBench，将代码进行替换，写属于我们自己的代码。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-w1HqBeVu-1658135232387)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717205129146.png)]$

仿真

在Flow Navigator窗口中点击Run Simulation并选择Run Behavioral Simulation。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-odQiEOsA-1658135232387)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717205334826.png)]$

进入到了仿真界面。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xX7f682E-1658135232388)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717205356538.png)]$

（1）Scope窗口：HDL的层次划分。

（2）Object窗口：显示Scope窗口中选择的范围内的所有HDL仿真对象。

（3）波形窗口：显示所要观察的波形。

（4）仿真工具栏：各种仿真动作的命令按钮。

Restart：仿真时间置零。

Run all：运行仿真，直到遇到 $s t o p 或者$ finish命令为止。

Run For：运行特定的一段时间。

Step：按步运行仿真，每一步仿真一个HDL语句。

Break：暂停当前仿真。

Relaunch：重新编译仿真源并重新启动仿真。

添加计数器到波形窗口

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-25JARubT-1658135232389)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717205947651.png)]$

点击保存按钮，进行波形保存，保持默认的”.wcfg“后缀文件，这个文件只包含波形窗口的配置信息，不包含波形的数据文件，数据文件存储在另一个文件中。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1qh720li-1658135232389)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717210026329.png)]$

在点击保存后会弹出一个消息框，我们点击”Yes“即可。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-hsntProu-1658135232390)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717210310888.png)]$

仿真时长设置

在Setting设置窗口中的参数值指定。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-MP5k270Z-1658135232391)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717210747071.png)]$

Zoom Fit按钮是波形的自动缩放。

分析与综合

点击”Flow Navigator“窗口中的”Open Elaborated Design“按钮。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-EEPNjy1H-1658135232392)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717211324527.png)]$

这个时候，Vivado会编译RTL源文件进行全面的语法检查，并且给出相应的Error和Warning。打开分析后（Elaborated）的设计后，Vivado会生成顶层原理图视图，并在默认view layout中显示设计。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1KCIULC3-1658135232392)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717211528139.png)]$

此时的窗口布局已经发生改变，新增了Schematic、Netlist等窗口。Message窗口会出现分析阶段产生的消息。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ft9kHgZE-1658135232393)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717211710542.png)]$

I/O引脚分配

在窗口布局（layout）选择器中选择“I/O Planning”。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-3dbndYpw-1658135232393)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717211814686.png)]$

布局窗口会打开一些与IO规划相关的子窗口。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-9MlgkLej-1658135232394)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717212401961.png)]$

“I/O Ports”窗口，可以进行IO的分配。这里我们暂时不分配，先进行综合，综合之后再同意输入时序约束和IO引脚的物理约束。

点击Flow Navigator窗口中的Run Systhesis按钮

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-WQU2Usku-1658135232395)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717212753835.png)]$

在弹出的窗口中，我们直接点击OK

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Fve2tyin-1658135232396)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717213036293.png)]$

综合完成后，弹出如下窗口。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Ej8lGlKx-1658135232396)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717213105551.png)]$

关闭该窗口，下一步进行约束输入。

约束输入

我们需要新建一个用于存储约束语句的约束文件。点击Sources窗口中的+号，在弹出的窗口中选择Add or create constraints。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2RcKTQGL-1658135232397)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717213735711.png)]$

点击Next，在接下来的界面中点击Creat File。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-H5RmtQQr-1658135232397)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717214020344.png)]$

在弹出的对话框中输入约束文件名称，然后点击OK。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-eQgyb6ON-1658135232398)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717214105822.png)]$

然后直接点击Finish结束。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xhgAbTSJ-1658135232398)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717214126641.png)]$

.xdc后缀的文件就是约束文件。

打开约束文件后输入引脚约束内容。

简单的xdc文件的语法：

每一个约束命令单独占一行，一行命令结尾没有分号

命令的第一个关键字代表该命令的名称，其后所有字段都是该命令的参数列表。

create_clock -name clk -period 20 [get_ports sys_clk ]

create_clock表示创建一个时钟；-name clk、-period 20、[get_ports sys_clk]都是该命令的各个参数，分别表示名称为clk，时钟周期为20ns，时钟源为sys_clk引脚。

set_property -dict {PACKAGE_PIN R4 IOSTANDARD LVCMOS33} [get_ports sys_clk]

这个的话是对IO管脚的引脚位置约束和电平标准约束。set_property命令名称，PACKAGE_PIN R4是引脚位置参数，引脚位置是R4， [get_ports sys_clk]代表该约束所要附加的对象是sys_clk引脚，IOSTANDARD LVCMOS33代表的是点评标准是LVCMOS33。

普通的IO引脚不能使用creat_clock约束命令。

点击保存按钮后就完成了约束的输入。

设计实现

设计输入完成后，我们就可以开始实现设计了。点击Flow Navigator窗口中的Run Implementation按钮。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-M4CH3hrj-1658135232399)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717215800396.png)]$

在弹出的界面中点击OK即可。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-bmE6rJTK-1658135232399)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717215823877.png)]$

这时可以看到Design Runs窗口中显示实现正在进行。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fAya24SR-1658135232400)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717215907238.png)]$

完成后会提示窗口，我们点击取消来关闭窗口。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-UGuBLthe-1658135232400)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717215937368.png)]$

这时我们查看Design Runs窗口中的实现结果。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-VNl7EriE-1658135232401)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220013720.png)]$

时序要求全部满足，没有报红，说明设计已经在FPGA上得到实现。

下载比特流

要下载设计，首先要生成用于下载到器件中的比特流文件。点击Flow Navigator窗口中的Generate Bitstream按钮。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Q9L3BS5u-1658135232402)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220221856.png)]$

在弹出的窗口中直接点击OK。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2kdBU7m8-1658135232402)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220238099.png)]$

我们此时可以观察到Design Runs窗口中显示正在生成比特流。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-WPMF1jIE-1658135232403)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220316313.png)]$

生成之后，会有提示窗口，我们点击取消关闭该窗口。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-b26qoovB-1658135232403)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220348087.png)]$

接下来我们下载比特流，点击Flow Navigator窗口中的Open Hardware Manager按钮。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0rrhEhkG-1658135232404)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220443594.png)]$

接下来软件会打开Hardware Manager。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-yyGnYRXG-1658135232404)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220521268.png)]$

我们下面要先将下载器一端连接到电脑，另一端与开发板上的JTAG接口相连接，然后再接上开发板电源线。

点击Hardware子窗口中的Auto Connect按钮。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-mGeyMdgc-1658135232405)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220709408.png)]$

在Hardware子窗口中出现如下界面就说明软件和下载器已经连接成功。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sdLYT2mh-1658135232405)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220746566.png)]$

我们右击xc7a35t_0，在弹出的菜单中选择Program Device。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-myIIK0Xr-1658135232406)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220834674.png)]$

在弹出的对话框中直接点击Program即可。

$[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-cOlPm5al-1658135232406)(C:\Users\user\AppData\Roaming\Typora\typora-user-images\image-20220717220900958.png)]$

到这里，比特流下载完成，开发板上也会有相应的效果。

以上就是我对于FPGA开发软件Vivado的初步使用，也熟悉了整个FPGA开发的流程，如果自己做的项目的话其实每一步基本都不能缺失，每一步都需要我们认真总结掌握，多练几次也就熟练了！欢迎大家私信我一同交流学习，也欢迎大家批评指正！

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/羊村懒王/article/detail/431435