关于7系列FPGA GT 高速收发器的一些认识（三）_gt收发器时钟架构

一.概述

        前面讲了GT的一些基本概念以及复位，这一节介绍GT的时钟，包括时钟间的关系。

二.时钟介绍

        1.TX端

        TX端可分为4个区域，分别为FPGA TX接口、PCS靠FPGA侧、PCS靠PMA侧、PMA，如下图。GTX/GTH发射器包括TXBUFFER和TX相位校准电路，以解决时钟域之间的相位差。TX相位校准电路用于TXBUFFER被旁路时。所有TX数据路径必须使用TXBUFFER或TX相位校准电路。

        （1）FPGA TX接口位于TXUSCLK2时钟域内。

        （2）PCS靠FPGA侧位于TXUSCLK时钟域内。

        （3）PCS靠PMA侧位于XCLK时钟域内。（若使能TXBUFFER，XCLK和TXUSCLK的相位调整由FIFO完成）

        （4）PMA位于TX Serial Clk时钟域内（来源于参考时钟）。

        时钟间关系：

        TXUSCLK2和TXUSCLK来源于TXOUTCLK（具体可见线路恢复时钟的介绍），TXOUTCLK来源于QUAD的参考时钟。XCLK来源有两个，一个是TXOUTCLK，一个是TXUSCLK，具体是由TX_XCLK_SEL进行选择，具体如下：

        （1）如果使能TXBUFFER，则XCLK来源于TXOUTCLK。

        （2）如果旁路TXBUFFER（即使能相位锁定功能），则XCLK来源于TXUSCLK（则PCS内无相位锁定问题）。TX相位对准电路用于调整PISO并行时钟域与TX XCLK域之间的相位差，从而将数据从PCS传输到PISO。

2.RX端 

        RX端类似于TX端，划分区域也是一样的。也是两个方式，弹性缓冲区和相位锁定电路解决相位差。

        （1）FPGA RX接口位于RXUSCLK2时钟域内。

        （2）PCS靠FPGA侧位于RXUSCLK时钟域内。

        （3）PCS靠PMA侧位于XCLK时钟域内。（若使能TXBUFFER，XCLK和TXUSCLK的相位调整由FIFO完成）

        （4）PMA位于RX Serial Clk时钟域内（来源于线路恢复时钟）。

        时钟间关系：

        RXUSCLK2和RXUSCLK来源于RXOUTCLK或者TXOUTCLK（具体可见线路恢复时钟的介绍），TXOUTCLK来源于QUAD的参考时钟，RXOUTCLK来源于QUAD的参考时钟或者线路恢复时钟。XCLK来源有两个，一个是RXREC（恢复时钟），一个是RXUSCLK，具体是由RX_XCLK_SEL进行选择，具体如下：

        （1）如果使能弹性缓冲区，则XCLK来源于RXREC。

        （2）如果旁路弹性缓冲区（即使能相位锁定功能），则XCLK来源于RXUSCLK（则PCS内无相位锁定问题）。RXOUTCLK必须来自SIPO恢复的时钟（因为RXOUTCLK来源于QUAD的参考时钟或者线路恢复时钟），RXUSRCLK必须来自RXOUTCLK(因为RXUSCLK2和RXUSCLK来源于RXOUTCLK或者TXOUTCLK)。

小结：

        主要是对于TXBUFFER和接收弹性缓冲区的理解，在使用缓冲区或者使用相位锁定电路时，不同的时钟对应关系。可以结合线路恢复时钟的介绍进行阅读。