计算机系统结构总复习_通用计算机系统可以被看成是按机器级划分的多层机器级组成的层次结构

计算机系统结构基础及并行性的开发

第一章计算机系统的层次结构

考试已经结束，现在我把我们考试考得知识点用#标注，请注意这些点

1. #考了选择题重点：通用计算机系统可以被看成是按机器级划分的多层机器级组成的层次结构。

语言应用机器级
高级语言
汇编
操作系统
传统机器语言
微程序机器级

这个据说很重要，请牢记。

机器:能存储和执行相应语言程序的算法和数据结构的集合体。
实际上，只有二进制机器指令，即传统所讲的机器语言与机器硬件直接对应，方可直接被硬件识别和执行。

2. 各机器级的实现主要靠翻译和解释或两者结合进行。
   翻译是先用转换程序将高一级机器级上的程序整个地变换成低一级机器级上等效的程序，然后再在低一级机器级上实现的技术。
   解释则是在低级机器上用它的一串语句或指令来仿真高级机器上的一条语句或指令的功能，是通过对高级的机器级语言程序中的每条语句或指令逐条解释来实现的技术。

3. M0用硬件实现，M1用微程序实现，M2-M5用软件实现。（指的是上面的6层）

计算机系统结构，组成，实现

1. 透明：客观存在的事物或属性从某个角度看不到，简称其为透明。
   选择有可能！！

2. 计算机系统结构指的是传统机器级的系统结构。它是软件和硬件的交界面，是机器语言，汇编语言程序设计者，或编译层序设计者看到的机器物理系统的抽象。出在传统机器语言与操作系统级之间。

下面计算机系统，计算机组成，计算机实现的区别，还是要掌握，可能会选择题出现。特别是那个例子。

4. 计算机系统结构的属性：

数据类型及格式等的数据表示
寻址方式
通用寄存器的设置，数量，字长，使用约定。
二进制或汇编的操作类型，格式，排序，控制机构。
主存的最小编址单位，编址方式，容量，最大可编址空间。
中断的分类与分级，中断处理程序功能及入口地址。
管态和用户态的定义与切换。

5. 计算机组成:指的是计算机系统结构的逻辑实现，包括机器级内部的数据流，和控制流的组成以及逻辑设计。着眼于机器级内部各事件的排序方式与控制机构，各部件的功能及各部件间的联系。

解决的问题是在所希望达到的性能和价格情况下，怎样更好，更合理地把各种设备和部件组织成计算机，来达成所确定的系统结构。

6. 计算机实现指的是计算机组成的物理实现，包括处理机、主存等部件的物理结构。

7. 举例：

   * 是否要设乘法指令->计算机系统结构
   * 乘法指令是用专门的高速乘法器还是用加法器和移位器实现->计算机组成
   * 乘法器、加法器的物理显示，如器件的类型，集成度，数量的确定和选择->计算机实现
   1
   2
   3

   1. 主存容量与编址方式的确定----系统结构
   2.主存速度的确定、逻辑结构的模式---组成
   3.器件的选定、电路的设计、组装技术---实现
   1
   2
   3

8. 冯•诺依曼计算机的特点主要有(没啥用)：

   一、计算机有运算器、存储器、控制器、输入设备和输出设备五大部件组成，这五大部件是计算机不可或缺的部分，缺少了哪一个都无法正常工作。
   二、指令和数据以同等地位存放于存储器内，并可按地址访问。
   三、指令和数据均可用二进制表示。
   四、指令由操作码和地址码组成。操作码表示操作的性质、地址码表示操作数在存储器中的位置.
   五、指令在存储器中按顺序存放。通常，指令是顺序执行的。在特殊情况下，可根据运算结果或指定的条件来改变运算顺序。
   六、机器以运算器为中心。输入输出设备和存储器之间的数据传送通过运算器完成。

9. ISA:指令集体系结构 Instruction Set Architecture
   总共要知道是什么东西

计算机系统的性能评测

这是知识总结挺好的一个网站，建议进去看看，这是一个大佬博客，比我讲的好，强烈建议进去看下。：流水线—你理解多少？

1. 计算机系统的性能指标体现于时间和空间两个方面
2. Tcpu = IC * CPI*1/Fc
3. #这三个公式考了一个大题，注意那些单位啊

• MIPS:百万条指令数每秒 MIPS:百万条指令数每秒
• CPI :每条指令执行的平均时间周期数=执行程序的时钟周期数/IC
• IC:所执行的指令条数
• IPS:每秒执行的指令条数

5. 

6. 

7. 

8. 计算机系统的定量原理：

   哈夫曼压缩原理：尽量加速处理高概率事件
   Amdahl定律：系统加速比 Sp Sp = 1/(1-fnew)+fnew/rnew
   性能提高的幅度受限于性能改进部分所占的比例大小，而性能改善的极限又受限于性能可改进比fnew 的约束
   程序访问的局部性原理
   
   典型例题：https://wenku.baidu.com/view/f6e65a77783e0912a2162ae6.html

9. 仿真和模拟的主要区别：在于解释用的语言，仿真是用微程序解释，其解释程序存在于控制存储器中，而模拟是用机器语言程序解释，其解释程序存在于主存中。

10. 
    这里主要要注意的便是这个成本性能比。

11. 计算机系统的性能评价：

    时钟频率
    指令执行速度
    平均速度
    核心程序法
    峰值速度
    1
    2
    3
    4
    5

系统结构中的并行性开发及计算机系统的分类

1. 并行性：包含同时性：指两个或多个事件在同一时刻发生。
   并发性：只两个或多个事件在同一时间间隔内发生。

2. 并行性的等级：

   指令内部
   指令之间
   任务或进程之间
   作业或程序之间

3. 并行性开发的途径：

   时间重叠:在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
   
   资源重复:在并行性概念中引入空间因素。通过重复设置硬件资源来提高可靠性或性能。
   
   资源共享:利用软件的方法让多个用户按一定时间轮流地使用同一套资源，以提高其利用率。
   1
   2
   3
   4
   5

4.多机系统的耦合度：

最低耦合
松散耦合
紧密耦合

4. 各个子系统通过数据总线连接形成的数据传送路径称为数据通路
5. 流水线技术：把一个重复的过程分解成多个子过程，每个子过程由专门的功能部件来实现。把多个处理过程在时间上错开，依次通过各个功能段，每个子过程就可以与其他i子过程并行进行。
6. 输入->取指->译码->访存->写回->输出
7. 流水线的种类：

部件级
处理机级
系统级

9. 
   各段不相等时：
   Tp = n/(所有段的和+(n-1)*max(每一段的值))
10. 
11. 

第二章 数据表示，寻址方式与指令系统

1. 浮点数

2. 寻址方式

3. 指令系统中指令的编码方法：

   • 正交法
   • 整体法
   • 两者 混合法

4. 在CPU中是以何种方式来存储操作数的。

   • 堆栈型
   • 累加器型 A
   • 通用寄存器型

5. 编译优化的技术。

   • 使用大量寄存器，优化寄存器的分配和使用，提高效率，减少访存次数。
   • 减少局部变量和工作变量的中间传递，
   • 优化调整指令的执行次序，减少机器的空等时间。

6. ##这个也考了一题大题。题目出现了指令Cache,和数据Cache。注意里面那个容量的计算，要先换算成为kbit，才可以。
   Cache的容量=Cache的行数*（有效位+主存标识位的位数）+Cache数据区容量的大小*8
   这里算出来是kbit,你要总体再除以8，就算出有多少个字节了。
   主存标记位的位数的计算的话，要看你是直接映射，还是组相连映射，还是全相联映射。
   直接映射跟组相连的没啥差别，都是[有效位,标记，cache索引,块内地址]
   而全相联的则是[有效位,块内地址]，有不同噢！

地址的映象：是将每个主存块按某种规则装入Cache,并建立主存地址与Cache地址之间的对应关系。
地址的变换：是主存块按照这种映象关系装入Cache后，每次访Cache，如何将主存地址变换成Cache地址。

9.命中率与地址流，预判算法，容量有关。

遇到的一些问题

1. 考了浮点数那边要注意一些基本问题，比如基数的改变，阶码的改变会造成什么后果。
   
   就类似于这种题目.
   阶符是当一个数用科学计数法表示时，它的指数的符号，指数是正还是负，正负号就是阶符，阶码在机器中表示一个浮点数时需要给出指数，这个指数用整数形式表示，这个整数叫做阶码，阶码指明了小数点在数据中的位置 数符就是数字符号的简称 在浮点数中

2. 重复设置瓶颈段，还有就是细分，都要掌握。
   这题就没啥办法了，自己多画几遍就好了。

3. 有一个Cache—主存存储层次，主存共8块，Cache共4块，采用组相联映像，每组2块，LRU替换算法。(这个的图不需要把最新的往最上面提，不像题目有堆栈的话语的那种,见下面的第四点)
   1）对地址流124137012546472使用情况；
   2）指出块失效同时块争用的时刻
   3）求出命中率。
   

4. 注意两种题目的不同：

• 执行的页地址流为****，若分配给该道程序的主存有3页，这种题目，最新的那个块不用往最上面提。
• 另一种是，页地址流采用LRU算法进行堆栈处理的St变化过程。

5. 有如下页面地址流：2,1,3,1,4,2,5,3,2,1,2,3,4,1,5利用堆栈技术一次模拟LRU在n=3,4,5条件下页面变化时空图，同时分别指出命中的页面以及计算它们各自的命中率。

6. 

7. 
   ##上面这题考了，命中率，要注意。

8. 
   这里要稍微注意那个主存块号->转换成Cache行号

9. 

11. 
    解析：#这题也考了注意这题的a[][]是short类型的，是两个字节的。参照上面的解题思路，a[0][0]所在的主存号为:3200/64 = 50
    因为是2路组相联，所以，50mod 8 =2，就是Cache的行号了。
    接下来，算访问次数：256256 = 64k
    缺失次数（总块数）：64k(2B/64B) = 2K;
    缺失率：2K/64K = 1/32
    所以，命中率31/32

12. 

13. 
    解析：##考的不是这种类型，是工作速率的
    该通道完成一个字节的传送需：9.8+0.2 = 10us
    为保证传输可靠性，不丢失数据，此通道至多可接500/10 = 50台设备
    对于A-F六种告诉设备，该通道一次传送数据的时间为：9.8+0.2*1024 = 214.6us
    上述设备发送1024字节数据的申请时间间隔分别为：
    204.8 256 512 194.56 409.6 215.04
    所以，B,C E,F可挂在该通道上，A ，D不能。

14. 

15. 一些题目：https://max.book118.com/html/2016/1207/69323539.shtm

17. 比较好的一些题目集：计算机系统结构 学习笔记(期末复习总结)强烈推荐这个，考了很多大题

这里的处理方法是：1+6+1+1+7+1+31 = 16+N
相关的一些链接：系统结构_06_向量处理机指令技术
考了一个大题，怪我没理解好。注意那种连续链接的
20.



##考了类似这种题目，要画时空图，别以为它不会考，掌握把。

选择题

1. 
2. 类似选择题有考

4.
5.
6.
7.
8. RISC是一种执行较少类型计算机指令的微处理器。
9.
10.
11.
12.
13. cache的总容量是cache每行的数据存储大小+tag位+数据是否有效位+其他一致性控制位。
14.
15.
16.
17.
18.
19.
20. 选择题考了

• 总线控制方式有串行链接、定时查询和独立请求3种。总线控制方式有串行链接、定时查询和独立请求3种。
  串行链接需增加3根控制线，优先级线连固定，无灵活性；
  定时查询需增加2十「log2N」根控制线，优先级可用程序改变，灵活；
  独立请求需增加2N+l根控制线，优先级可用程序改变，灵活。

对复习提纲的总结

1. CA, CA与CO ,CI 三者的相互影响？

• CA也称为计算机系统的体系结构，它是指机器语言程序的设计者和编译程序的设计所看到的计算机系统的概念性结构和功能特性。
• CO指的是计算机系统的逻辑实现，包括机器级内的数据流和控制流的组成和逻辑设计。
• CI值得是计算机组成的物理实现。包括一些主存，处理机等部件的物理结构。

2. 计算机系统的设计思路？

• 从上往下：专用机 设计周期太长。
• 从下往上：通用机->缺点，机器的性能指标虚假。
• 从中间向两边：通用机->克服上面的缺点，克服软硬件设计分离和脱节的致命缺点，同时要求设计者同时具备丰富的软硬件和应用等方面的知识。

3. 软件可移植的方法：

• 统一高级语言
• 采用系列机
• 模拟和仿真

4. 并行性的含义

• 我们把解题中同时进行运算或操作的特性，称为并行性。
• 同时性：
• 并发性：

5. 并行性的级别

• 指令内部
• 指令外部
• 进程与任务之间
• 程序与作业之间

6. 并行性开发的3种途径，##考了填空，太气了，记反了

• 时间重叠
• 资源重复
• 资源共享

7. FLnn分类法

• SISD
• SIMD
• MISD
• MIMD

8. CA的层次
   六级 M0->M5
9. 扩展操作码
   界于定长和全哈夫曼编码之间
   **特点 **：常用的代码短，不常用的代码长
10. RISC和CISC的原则，特点，比较。
    

• RISC
  原则：
  1、确定指令系统时，只选择使用频度很高的那些指令，一般不超过 100 条。
  2、大大减少指令系统可采用的寻址方式的种类，一般不超过两种。
  3、让所有指令都在一个机器周期内完成。
  4、扩大通用寄存器的个数，以尽可能减少访存操作
  5、为提高指令执行速度，大多数指令都采用硬联控制实现， 少数指令采用微程序实现。
  6、以简单有效的方式来支持高级语言的实现。
  特点：
  1、有限、简单的指令集
  　　2、CPU配备大量的通用寄存器
  　　3、强调对指令流水线的优化
  　　4、使用等长指令（即：不需要解析指令）
  　　5、寻址方式少，绝不出现存储器间接寻址
  　　6、指令集中指令数一般少于100条，指令格式少于4种
  7、指令功能简单，控制器多采用硬布线方式等。
  比较
  从硬件角度来看CISC处理的是不等长指令集，它必须对不等长指令进行分割，因此在执行单一指令的时候需要进行较多的处理工作。而RISC执行的是等长精简指令集，CPU在执行指令的时候速度较快且性能稳定。因此在并行处理方面RISC明显优于CISC，RISC可同时执行多条指令，它可将一条指令分割成若干个进程或线程，交由多个处理器同时执行。由于RISC执行的是精简指令集，所以它的制造工艺简单且成本低廉。
  从软件角度来看，CISC运行的则是我们所熟识的DOS、Windows操作系统。而且它拥有大量的应用程序。因为全世界有65%以上的软件厂商都基于CISC体系结构的PC 及其兼容机服务的，象赫赫有名的Microsoft就是其中的一家。而RISC在此方面却显得有些势单力薄。虽然在RISC上也可运行DOS、 Windows，但是需要一个翻译过程，所以运行速度要慢许多。

11. 浮点数的几个结论，考了

• 阶码与表示数的范围有关
• 尾数与表示数的精度有关

12. ** 整数边界的处理**
13. 大端小端，#考了：
    
14. 在流水解释过程中可能会出现三种相关，这三种相关是资源相关、数据相关和控制相关。
15. 数据相关：

• 读后写
• 写后读
• 写后写

16. 数据相关的基本解决方法
    (1)推后相关单元的读。
    (2)设置相关专用通路，又称采用定向传送技术。
    (3)依靠编译器解决数据冲突 :让编译器重新组织指令顺序来消除冲突，这种技术称为指令调度或流水线调度。
17. 向量链接技术的条件

• 具有先写后读相关的两条指令
• 在不出现功能部件冲突和源向量冲突的情况下

18. 计算机存储系统三个基本参数：

• 存储容量S
• 存储速度T
• 存储价格C

19. 存储系统的层次结构：

通用寄存器
高速缓冲存储器
主存储器
辅助存储器
脱机大容量存储器
20.影响命中率的因素

• 地址流
• 预判算法
• 主存容量
• 页面大小
• 页面调度方式

20. 虚存与缓存层次的不同比较
21. 3种虚存管理方式的异同

• 段式管理：按程序的逻辑功能来划分
• 页式管理：按主存空间与虚存空间按固定的大小划分成块
• 段页式管理 ：将虚拟存储空间按段式管理，而主存空间按页式管理，存在虚空间的程序按逻辑关系分段，每一段又可分为固定大小的页。主存则只分为若干大小相同的页。

22. 几种RAID的技术，用途。

• RID0:数据以条带方式均匀的分散在各个磁盘上。2个或更多
• RID1:数据以镜像为冗余方式，同一份数据有多份拷贝。2N个
• RID3/4:数据按条带方式并行传输给各个成员磁盘上，同时计算XOR校验数据存放到专用的校验磁盘上。 3个或更多
  *RID5:数据以条带方式均匀的分散在各个磁盘上，校验信息被均匀的分配到各个磁盘上。最低位3个。

23. 总线控制方式3种

• 程序控制输入输出
• 直接存贮器访问
• I/O处理机方式

24. 通道处理机工作原理
    通道方式的输入输出过程：
    1.用户在目态中安排广义I/O指令（包括访管指令和参数）
    2.当目态程序执行在访管指令后，产生访管中断。
    3.CPU响应中断，第一次转管态，运行目态程序
    4、编制通道程序，管理程序
    5、执行“启动”I/O‘指令选择通道，校验第一条通道指令格式，选择设备并启动通道及设备。
    6、通道启动后，
    1）CPU退出管态，运行目态程序
    2）通道与设备开始传送数据
    7、通道传送结束，向CPU发I/O中断。
    8.CPU响应中断，第二次转管态，对刚才的通道做”善后“处理
    9.返回目态，运行目态程序。
    
    
    
    主要状态转换：
    1、进管态，编制通道程序（目——管态）
    2、启动，选择设备期（管态——目态）
    3、数据传送期（目态）
    4、传送结束，中断（管态——目态）
    只需两次转管，系统多个通道，多种外设可充分并行
25. 通道流量分析原则

• 一个通道在数据传送期间，单位时间内能够传送的数据量。所用单位一般为B/s。 又称为通道吞吐率、通道数据传输率等。
• 通道最大流量
• 一个通道在满负荷工作状态下的流量 。

最后，祝大家考试顺利，考的都会，蒙的全对。一定要注意，每个题型都要打牢靠，不然稍微一变，你会发现，你就gg了。
这里贴出我的复习资料，需要的同学自行下载。https://download.csdn.net/download/weixin_38809485/10936505