Xilinx DDR3 MIG IP核（1）--MIG IP核是什么？如何配置MIG IP核？

目录

1、前言

2、MIG DDR3 IP核的介绍

3、MIG DDR3 IP核的配置

1、前言

        DDR3 SDRAM 简称 DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用， 特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3 的读写操作大都借助 IP 核来完成。

2、MIG DDR3 IP核的介绍

        MIG(Memory Interface Generators) IP 核是 Xilinx 公司针对 DDR 存储器开发的 IP，里面集成存储器控制模块，实现 DDR 读写操作的 控制流程，下图是 7 系列的 MIG IP 核结构框图。MIG IP 核对外分出了两组接口。左侧是用户接口，就是 用户（FPGA）同 MIG 交互的接口，用户只有充分掌握了这些接口才能操作 MIG。右侧为 DDR 物理芯片 接口，负责产生具体的操作时序，并直接操作芯片管脚。这一侧用户只负责分配正确的管脚，其他不用关心。

        在有了这个IP核后，我们就无需对复杂的DDR3进行操作，只需要根据用户侧的时序逻辑来进行操作即可。

        下面是用户侧的信号接口及说明&#