RS编码的FPGA实现_rs纠错码verilog

RS编码，即Reed-solomon codes，是一类纠错能力很强的特殊的非二进制BCH码（BCH码是一种有限域中的线性分组码，具有纠正多个随机错误的能力）。对于任选正整数S可构造一个相应的码长为n=qS-1的 q进制BCH码，而q作为某个素数的幂。当S=1，q>2时所建立的码长n=q-1的q进制BCH码，称它为RS码。当q=2m(m>1)，其码元符号取自于F(2m)的二进制RS码可用来纠正突发差错，它是最常用的RS码。

RS码的表示方式为（n，k），其中k为信息的长度，n是RS编码后的长度，n>k，一共有n-k个校验信息，并且n比k越大，RS码的纠错效果越好，但是会降低信息传输的效率。一般都要进行取舍，现在常用的（n，k）有（204,188）、（207,187）、（255,139）、、（255,123）、（127,122）、（126,112）、、（194,178）等等，这些都是有标准的，也可以自定义，根据需要自定义合理亦可。

RS编码适用于短码，一般编码后长度不会大于255，即一般信息长度小于255bit。对于更长的信息传输的纠错编码最好选择其他编码方式。

根据RS编码原理可知，RS码的编码电路主要根据生成多项式g(x)进行设计，实际应用中的常用RS编码电路如下

RS编码主要是在伽罗华域*（GF）进行乘法运算。有限域，也称为伽罗华域（Galois Fields，简写为GF，该命名是为纪念法国数学家 Evariste Galois）。它是纠错码（尤其是BCH码和RS码的基础）理论的重要基础。

在FPGA中用verilog实现RS编码时，首先需要实现一个伽罗华域的乘法操作，其次按照多项式产生序列即可。随着FPGA开发软件的不断更新换代，例如vivado已经集成了RS编解码的IP核，有条件的直接调用使用即可。以vivado RS IP为例进行说明：

1、首先在IP catalog中找到reed-solomon encoder，双击打开

2、符号宽度、编码长度、信息位数是必须设置的，其他参数默认即可

3、一般情况下设置以上三个参数即可，简单方便好用，如果有多个通道，可以进行如下设置