XILINX DRP接口时序_xilinx gtx 用drp接口配置linerate的计算表格

详细说明见UG480文档第63页。
DRP全称Dynamic Reconfiguration Port，也就是动态重配置端口。
下图所示为DRP的读写时序：
DRP支持读写操作，在DEN为高电平（应该只保持一个DCLK时钟周期）的时候，在DCLK的上升沿锁存DWE（写使能）、DADDR（DRP地址）信息。
DRDY为低电平的时候才能读写DRP端口。
写操作：DEN、DWE信号为高电平(7系列要求只保持一个时钟周期的高电平)、DI、DADDR在DCL看上升沿被采集，DRDY拉高后标识数据被成功写入DRP寄存器。
读操作：DWE为低电平，读数据在DRDY为高的时候，在DO上有效输出。DRDY应该被用来抓取DO信号。
应用中要配置GTH、GTX接口的时候，就需要用到该时序，其相应的寄存器列表则在UG476的“DRP Address Map of the GTX/GTH Transceiver”部分。![DRP时序](https://img-blog.csdnimg.cn/cdb441ead39d4c7da97be0b539944e71.png)
1
2
3
4
5
6
7
8