xilinx的QSPI的ipcore协议解读_axi qspi xilinx

手册解读

支持特性：

        *可配置的AXI4接口

        *支持对DRR/DTR FIFO的突发操作；

        *支持可配置的XIP模式操作；

        *支持AXI4-Lite或者AXI4接口连接的32bit Slave；

        *支持可配置的SPI模式：标准、双、四模式；

        *可编程的SPI时钟相位和极性；

        *可配置的FIFO深度，16、256深度；对XIP模式只支持64深度；

        *Configurable slave Memories in dual and quad modes are: Mixed,Micro,Winbond,and Spansion;

转：https://blog.csdn.net/weixin_36590806/article/details/114945666

结构图：

 

 

  *AXI 接口选项：

         XIP 模式： 使能AXI4 和 AXI4-Lite接口，地址模式可以选择24bit和32bit；

         Performance 模式：使能AXI4接口；使用AXI4接口可以在核的发送和接收FIFO地址处启用突发功能。当不使能performance模式时，AXI4-Lite将被使用。

        

  *SPI 选项

        模式可以选择： standard/dual/quad 

        Transacton Width:  8/16/32

        频率比率：2~2048， 代表了SPI的sck =  ext_spi_clk/ratio  ;

        NO. of Slave: 代表了slave的个数；1~32；

 

写使能命令顺序: 

    1.通过置位SPICR（60h）的主禁止位来禁用主事务，并通过SPICR复位RX和TX FIFO。

         示例：将0x1E6写入SPICR

    2.通过将0x06写入SPIDTR来发出write enable命令。

    3.通过向SPISSR（70h）写入0x00来发出芯片选择。

    4.通过置低SPICR主禁止位来使能主事务。

    5.通过将0x01写入SPISSR来置低片选。

    6.通过置位SPICR主禁止位来禁用主事务。

 

擦除命令序列：

      1.通过SPICR复位RX和TX FIFO。

      2.将扇区擦除命令（a）发送到SPIDTR以擦除闪存扇区地址后面的任何特定扇区或发出批量擦除命令（a）擦除整个闪存

         然后是flash基地址。

         示例：将0xD8写入SPIDTR

     3.通过向SPISSR写入0x00来发出芯片选择。

     4.通过置低SPICR主禁止位来使能主事务。

     5.通过将0x01写入SPISSR来置低片选。

     6.通过置位SPICR主禁止位来禁用主事务。

 

写数据命令序列：

    1.通过SPICR复位RX和TX FIFO。

    2.将写入数据命令（a）（b）发送到SPIDTR，以将数据写入任何特定扇区

        其次是闪存扇区地址。

    3.使用要写入闪存的数据填充SPIDTR; 最大数据大小取决于

        配置的QSPI FIFO大小。

    4.通过向SPISSR写入0x00来发出芯片选择。

    5.通过置低SPICR主禁止位来使能主事务。

    6.通过将0x01写入SPISSR来置低片选。

    7.通过置位SPICR主禁止位来禁用主事务。

读取数据命令序列：

   1.通过SPICR复位RX和TX FIFO。

   2.将读取数据命令（a）（b）发送到SPIDTR以从任何特定扇区读取数据

       其次是闪存扇区地址。

   3.使用虚拟数据填充SPIDTR以从闪存中读取所需数据。

   4.通过向SPISSR（70h）写入0x00来发出芯片选择。

   5.通过置低SPICR主禁止位来使能主事务。

   6.通过将0x01写入SPISSR来置低片选。

   7.通过置位SPICR主禁止位来禁用主事务

   8.读取SPIDRR，以获取从SPI总线接收的读取数据。