软件设计师学习笔记-计算机基础知识总结_软件知识基础培训资料csdn

前言

备战2023年5月份的软件设计师考试，在此记录学习之路。
知识点总结，具体内容请查看对应的模块。

提示：这里有软件设计师资料，包含软件设计师考试大纲、软件设计师第五版官方教程、历年考试真题。

通过百度网盘分享的文件：软件设计师
链接: https://pan.baidu.com/s/1M6ZKuBJo9DEvdmLgbgDGvg?pwd=1024
提取码:1024
复制这段内容打开「百度网盘APP 即可获取」

系列文章目录

第一章 计算机系统基础知识
第二章 程序设计语言基础知识
第三章-数据结构

---

---

提示：持续更新中。

第1章 计算机系统知识

1.1计算机系统基础知识

1.1.1计算机基本组成

1.1.2中央处理单元cpu

中央处理单元cpu是计算机的核心部件，负责获取程序指令、对指令进行译码并加以执行。

1.cpu的功能

2.cpu的组成

• 运算器
  数据加工处理部件，用于完成计算机的各种算术和逻辑运算。
  运算器接受控制器的指令而进行动作。
  运算器是一个执行部件，只能完成运算。
  

• 控制器
  控制整个CPU的工作，决定了cpu运行过程中的自动化。
  

补充知识：
用户可见：通用寄存器组、状态条件寄存器（PSW)、程序计数器（PC）、累加寄存器（AC）
用户不可见：指令寄存器（IR）、数据缓冲寄存器（DR）、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）

计算机的基本单位

计算机的最小数据单位：比特（位） bit（b）
计算机的最小存储单位：字节 byte（B）

进制

十进制（D）、二进制（B）、八进制（O）、十六进制（H）

n进制===》十进制 ：按权展开求和。
十进制===》n进制 ：除n取余，当商为0的时候停止，倒序输出。

1.1.3 数据表示

1、原码

最高位是符号位，0表示正号、1表示负号，其余n-1位表示数值的绝对值。
数值0的原码表示有两种形式：[+0]_原=0 000 0000，[-0]_原=1 000 0000 。

2、反码

最高位是符号位。正数的原码与反码相同，负数的反码是其绝对值按位取反。
数值0的反码表示有两种形式：[+0]_反=0 000 0000，[-0]_反=1 111 1111 。

3、补码

最高位是符号位。正数原、反、补都相同。负数的补码是在其反码的基础上末位加1。
数值0的有唯一的补码：[+0]_补=0 000 0000 。

4、移码

补码的基础上，符号位取反。
[+0]_移=1 000 0000 。

注意：补码的补码等于原码

[[x]_补]_补=[x]_原

5、定点数

6、浮点数

浮点数是小数点位置不固定的数，它能表示更大范围的数。
对阶：小阶向大阶对齐，浮点数向右移。

当机器字长为n时，定点数的补码和移码可表示2ⁿ个数，而其原码和反码只能表示2^n-1个数（0的表示占用了两个编码)，因此，定点数所能表示的数值范围比较小，在运算中很容易因结果超出范围而溢出。

寻址

• 立即寻址：操作数就包含在指令中。
• 直接寻址：操作数存放在内存单元中，指令中直接给出操作数所在的存储单元地址。
• 寄存器寻址：操作数存放在某一个寄存器中，指令给出操作数的寄存器名。
• 寄存器间接寻址：操作数存放在内存单元中，指令给出所在存储单元地址所在的在某一个寄存器中。
• 间接寻址：指令给出操作数地址的地址。
• 相对寻址：指令地址码给出的是一个偏移量（可正可负），操作数地址等于本地址指令的地址加上该偏移量。
• 变址寻址：操作数地址等于变址寄存器的内容加上偏移量。

访问速度：立即寻址 > 寄存器寻址 > 直接寻址 > 寄存器间接寻址

1.1.4 校验码

码距：一个编码系统中任意两个合法编码之间至少有多少个二进制位不同。

1、奇偶校验码

奇偶校验码的码距为2。

2、海明码

海明码是一种利用奇偶性来检错和纠错的校验方法。
海明码的构成方法是在数据为之间的特定位置上插入k个检验位，通过扩大码距实现检错和纠错。

3、循环冗余校验码

可以检错但是不能纠错。码距为2。
利用K个数据位产生R个校验位来进行编码，其编码长度为K+R
在求CRC编码时采用的是模2运算。
CRC是在k个数据位后跟校验位。

1.2 计算机体系结构

1、指令系统

指令的控制方式

顺序方式、重叠方式、流水方式。

流水线：
所用时间 = 第一条指令完整执行的时间 + （n-1）* 最大时间段。
加速比 = 不用流水线所用的时间 / 用流水线所用的时间。
吞吐率 = 最长时间段的倒数 = 1 / 最长时间段。
n条指令的吞吐率 = n / 流水线时间。
操作周期 = 最长时间段。

2、存储器

1、按照存储器所在的位置分类

按照存储器所在的位置分类可以分为内存和外存。

内存：也称主存。在主机内或主机板上，用于存放机器当前运行所需要的程序和数据，以便向CPU提供信息。特点：容量小，速度快。
外存：也称辅存。如：磁盘、光盘、u盘。

2、按工作方式分类

• 读/写存储器RAM。能读能写。

• 只读存储器ROM

  • 固定只读存储器 ROM
  • 可编程的只读存储器 PROM
  • 可擦除可编程只读存储器 EPROM
  • 电擦除可编程只读存储器 EEPROM
  • 闪存储器 Flash Memory

3、按访问方式分类

• 按地址访问。

• 按内容访问。

  • 相联存储器是按内容访问的存储器

4、按寻址方式分类

• 随机存储器RAM。

• 顺序存储器SAM。

• 直接存储器DAM。

虚拟存储器是由主存和辅存组成的。

3、高速缓存

高速缓存是透明的、看不到的。

替换算法、提高CaChe命中率。
常用的算法有：随机替换、先进先出、近期最少使用、优化替换。

地址映像:

1. 直接映像。主存的块与CaChe块对应关系是固定的。冲突大。
2. 全相联映像。主存与CaChe分成大小相同的块。任意映射。
3. 组相联映像。

CaChe与主存地址的映射是由硬件自动完成的。
CaChe的设计思想是在合理的成本下提高命中率。
冲突大小：直接映像 > 组相连映像 > 全相联映像

4、中断

计算机在执行过程中，当遇到急需处理的事件时，暂停当前正在运行的程序，转去执行有关服务程序，处理完后返回源程序叫中断。

1. 中断向量：提供中断服务的入口地址。
2. 中断响应时间：发出中断请求开始到进入中断服务程序。
3. 保存现场：目的是处理完中断返回来执行源程序。
   

5、输入输出（I/O）控制方式

1. 程序查询方式。

   1.CPU和I/0（外设)只能串行工作CPU需要一直轮询检查，长期处于忙等状态。CPU利用率低
   2.一次只能读/写一个字(B) (1B=8b)
   3.由CPU将数放入内存

2. 中断驱动方式。

1、I/0设备通过中断信号主动向CPU报告I/0操作已完成
2、CPU和I/0(外设)可并行工作
3、cpu利用率得到提升
4、由CPU将数放入内存

3. 直接存储器方式（DMA）。

1、CPU和I/0(外设)可并行工作
2、仅在传输数据块的开始和结束才需要CPU的干预。
3、由外设直接将数据放入内存
4、一次读写的单位为**‘块’**而不是字。

6.总线

微机中的总线分为数据总线、地址总线和控制总线3类。

常见的总线：

1. ISA总线。
2. EISA总线。
3. PCI总线。pci总线是目前微型机上广泛使用的内总线，采用并行传输方式。
4. PCI express总线。
5. 前端总线。
6. RS-232C总线。串行外总线。
7. SCSI总线。并行外总线。不是系统总线。
8. SATA。
9. USB。通用串行总线。
10. IEEE-1394。告诉串行外总线。
11. IEEE-488总线。并行总线。

1.3计算机安全

1.3.1 加密技术与认证技术

1.3.1.1 加密技术

1. 对称加密。
   加密和解密使用同一把秘钥。只有一个秘钥。
   缺点：秘钥分发有缺陷。
   优点：加密解密速度快。适合解密大量明文数据。
2. 非对称加密。
   加密和解密不是同一把秘钥。有公钥和私钥两把秘钥。
   可以防止窃听。
   秘钥分发没有缺陷。但是加解密速度慢。
3. 混合加密。

1.3.1.2 认证技术**

摘要:将发送的明文进行Hash算法后得到摘要放在密文后一起发送过去，与接收方解密后的明文进行相同的Hash算法得到的摘要进行对比如果一致，则没有篡改，否则有篡改

1. 数字签名:
   发送方用自己的私钥对摘要进行签名（加密)得到数字签名放在密文后一起发送过去
   接收方用发送方的公钥对数字签名进行验证（解密如果验证成功则该消息没有被假冒且不能否认。否则该消息的真实性为假冒发送
2. 数字证书
   CA:权威机构。
   用户向CA机构申请数字证书将个人信息和公钥发给CA机构，CA机构颁给用户数字证书，数字证书用CA的私钥进行签名（加密)，用CA的公钥验证（解密）数字证书得到用户的公钥。

1.3.1.3 加密算法

对称密钥(私钥、私有密钥加密）算法:
(共享密钥加密算法）
1、DES
2、3DES
3、RC-5
4、IDEA
5、AES
6、RC4
非对称密钥（公钥,公开密钥加密）算法:
1、RSA
2、ECC
3、DSA

Hash函数
MD5摘要算法
SHA-i安全散列算法

1.3.2 计算机可靠性

串联系统。

并联系统。

假如一个系统由N个子系统组成，只要有一个子系统正常工作，系统就能正常工作，这样的系统称为并联系统，如图所示。

设每个子系统的可靠性分别以R,R,… ,R、表示，整个系统的可靠性可由下式求得。

本章到此结束。