FPGA中的LUT LUTRAM BRAM DSP FF_lut ff bram

FPGA内部可编程逻辑资源的结构,CLB资源介绍-电子发烧友网 http://www.elecfans.com/d/800331.html

CLB

SLICEL

SLICEM

一个CLB里面含有一个SLICEM和SLICEL或者含有两个SLICEL。

Slice就是通过LUTS以及Carry Logic和Multiplexers之间的互连来形成组合逻辑，再通过Storage elements构成寄存器以形成时序逻辑。

同时借助SLICEM的LUTS，还可以构成RAM，ROM，Shift Registers资源。

(22条消息)Xilinx-7系列FPGA架构学习 — CLB_白羊座-CSDN博客 https://blog.csdn.net/nearcsy/article/details/80418962

(22条消息)FPGA从Xilinx的7系列学起（7）_Reborn Lee-CSDN博客 https://blog.csdn.net/Reborn_Lee/article/details/80394217

BUFG, an architecture-independent global buffer, distributes high fan-out clock signals throughout a PLD device

Mixed Mode Clock Manager (MMCM), MMCM (Advanced PLL with phase control)

(22条消息)XILINX FPGA 7系之 CLB/LUT/FF/Multiplexers_StephenZhou-CSDN博客 https://blog.csdn.net/zhoutaopower/article/details/103954798