赞
踩
常用的以太网RHY-MAC接口的模式:MII、RMII、SMII、GMII、RGMII、SGMII。
模式 |
简述 |
接口定义 |
速率 |
MII |
基本的100Mbps/10Mbps接口。 |
RXD[3:0],TXD[3:0], TX_ER,TX_EN, RX_ER,RX_DV, TX_CLK,RX_CLK, CRS,CPL, MDIO,MDC。 |
Clock = 25MHz或2.5MHz; 数据位4bit(一个时钟周期传输4bit数据); 100MHz = 25MHz * 4bit; 10MHz = 2.5MHz * 4bit。 |
RMII |
在MII基础上精简的100Mbps/10Mbps接口;通过提升Clock频率保持与MII一样的速率。 |
TXD[1:0],RXD[1:0], TX_EN,RX_ER, CLK_REF,CRS_DV, MDIO,MDC。 |
Clock = 50MHz; 数据位2bit(一个时钟周期传输2bit数据); 100MHz = 50MHz * 2bit; 10MHz是利用10个周期采样一次数据相当于 10MHz = 50MHz * 4bit / 10。 |
SMII |
串行MII 100MHz/10MHz接口; 进一步提升Clock频率保持与MII一样的速率; |
TXD[0],RXD[0], SYNC,CLK_REF, MDIO,MDC。 |
Clock = 125MHz; 数据位1bit(一个时钟周期传输1bit数据); 串行数据帧一帧 = 10bit数据(8bit data + 2bit control); 计算有效带宽时,需要减去控制位; 100MHz = 125MHz * (8bit /10bit); 10MHz是利用10个周期采样一次数据相当于 10MHz = 12.5MHz * (8bit /10bit); |
GMII |
在MII接口基础上提升了数据位宽和Clock频率,成为1000Mbps接口。 |
RXD[7:0],TXD[7:0], TX_ER,TX_EN, RX_ER,RX_DV, GTX_CLK, TX_CLK,RX_CLK, GRS,COL, MDIO,MDC。 |
Clock = 125MHz; 数据位8bit(一个时钟周期传输8bit数据); 1000MHz = 125MHz * 8bit; |
RGMII |
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。