7 seriesFPGA配置方式概述_pudc_b

概述

目前主流FPGA都是基于SRAM工艺的，一般这种FPGA都不建议单独使用，因为基于SRAM的FPGA都不具有配置保持功能，系统掉电之后配置内容就会丢失，为了避免每次掉电之后重新加载程序的麻烦操作，FPGA最大化其配置灵活度，即可以外接存储器主动加载配置数据（主模式），又可以通过其他处理器加载配置数据到FPGA（从模式），也可以使用电脑通过JTAG加载bit流（通常调试时使用）,不同配置模式通过M[2:0]管脚进行选择。

配置模式相关引脚说明：
1、TCK/TMS/TDI/TDO:JTAG配置模式，其中TCK/TMS采用10K上拉电阻，使用JTAG菊花链时TDO连接到下一级TDI，TCK不同型号需求频率不同。
2、M[2:0]：配置模式选择位。M2，M1，M0均接上拉电阻，即M[2:0]=111时为从串模式。
3、CCLK：配置时钟位，上升沿有效，主模式为输出，从模式为输入，JTAG模式输出高阻。
4、DIN：串行数据输入位。
5、DOUT：串行数据输出位。
6、PROG_B：低电平异步复位FPGA内部逻辑位。内部配置空间完全复位后，该引脚输出高电平。
7、 INIT_B：由低电平到高电平跳变时，采样配置模式选择位M[2:0]，确定配置方式。
8、DONE：复位时为低电平，若配置成功则为高电平。
9、PUDC_B：低电平是时内部上拉电阻使能，所有BANK IO管脚默认输出高电平。
10、EMCCLK：外部主模式配置时钟。
11、CSB_I: 片选信号输入。
12、CSO_B：片选信号输出。
13、RDWR_B：决定了SelectMAP数据总线方向。
14、D00_MOSI：主机输出、从机输入