AD9361官方例程发送端数据流向

AD9361+zynq7020 fmcomms2

数据从PS端DDR流出，通过AXI总线到DMA
再通过UPACK模块将一路64位转化为4路16位；再送到dac_fifo，dac_fifo将tx1 tx2两路IQ总共四路信号送到axi_9361主控模块，分别是如下四路信号：

该四路信号最后通过LVDS方式，即tx_data_out_p/n端口送到AD9361芯片并发送出去。

在官方例程axi_ad9361的verilog源码中追踪信号流向：

上面很复杂，总结一下，就是将dac_data_i/q的数据经过一系列处理，最后通过tx_data_p/n差分发送出去。需要注意的是16位数据中应该只有12位有效？接收端流程与发送端相反。