STM32的汇编基础知识_stm32汇编

一、STM32F1内核基础知识

1.Cortex-M3 内核结构

STM32F1使用的是属于ARMv7-M架构的ARM Cortex-M3 内核 ，是一个32位的处理器内核，其内部的数据路径是32位的、寄存器是32位的以及存储器接口也是32位的。并且使用了哈佛结构，拥有独立的指令总线和数据总线为数字信号的处理提供了较高的性能。下方是Cortex-M3 内核的简略图。

2.Cortex-M3 内核的指令

Cortex-M3 内核只使用Thumb‐2 指令集，其中既包括16位的指令，又包括32位的指令，这使得在编程时不必再像从前一样去手动切换指令状态(32 位的ARM 状态和 16 位的 Thumb 状态，切换时会消耗额外的切换时间)，即可达到性能和存储之间的平横。因为在32位指令下，性能极高；而在16位指令下，代码密度提高了一倍，可以在相同的内存和缓存中存放更多的指令。

  为了使芯片结构保持简单情况下进一步提升系统的运行效率，Cortex-M3 内核采用简单的3级流水线。每个指令的执行分为三个步骤：取指令、译码和执行。"取指令"时需要通过指令总线读取存储器中的对应指令，此操作会占用指令总线；"译码"时将指令转换为具体的控制信号，不占用任何总线；"执行"时进行读取寄存器堆栈、操作数在通信移位器中移位、ALU产生相应的运算结果并写到目的寄存器中并根据需求更改状态寄存器条件位，此时占用数据总线。

  因为Cortex-M3 内核使用的是哈弗结构，具有单独的数据总线和指令总线，所以在组成3级流水线时，这三个操作并不会相互影响，从而将单个指令的执行时间为3周期，但在单周期内可以有1个指令的吞吐率。单周期指令的3级流水线如下如图所示。

3.Cortex-M3 内核的寄存器组

Cortex-M3内核拥有通用寄存器 R0‐R15 以及一些特殊功能寄存器，其中R0-R12属于通用寄存器，但是大多数的16位指令只能使用R0‐R7(低组寄存器)，而 32 位的指令则可以访问所有通用寄存器。特殊功能寄存器有预定义的功能，而且必须通过专用的指令来访问。寄存器组如下图所示。

3.1 堆栈指针寄存器(MSP和PSP)

R13是堆栈指针寄存器，且Cortex-M3 内核中共有两个堆栈指针，分别是主堆栈指针(MSP)和进程堆栈指针(PSP)。主堆栈指针(MSP)是缺省的堆栈指针，它由 OS 内核、异常服务例程以及所有需要特权访问的应用程序代码来使用。进程堆栈指针(PSP)，用于常规的应用程序代码(不处于异常服用例程中时)。因为有两个堆栈指针，所以Cortex-M3 内核也就支持两个堆栈。当引用 R13(或写作SP)时，你引用到的是当前正在使用的那一个，另一个必须用特殊的指令来访问(MRS,MSR 指令)。而且堆栈指针的最低两位永远是 0，这意味着堆栈总是 4 字节对齐的。

注：在 ARM 编程领域中，凡是打断程序顺序执行的事件，都被称为异常(exception)。在不严格的上下文中，异常与中断也可以混用。

3.2 连接寄存器(LR)

  R14是连接寄存器(LR)，用于在调用子程序时存储返回地址。

3.3 程序计数器(PC)

  R15是程序计数器(PC)，用于指示下次欲执行的指令的地址，因为 CM3 内部使用了指令流水线，读 PC 时返回的值是当前指令的地址+4。

3.4 特殊功能寄存器

  特殊功能寄存器包含三种功能的寄存器：程序状态寄存器(xPSR或PSR)、中断屏蔽寄存器和控制寄存器(CONTROLl)。他们只能用MSR和MRS指令访问，而且他们也没有寄存器地址。

3.4.1 程序状态寄存器(xPSR或PSR)

程序状态寄存器内部各位定义如下：

✦N：正负标志，N=1表示运算结果为负数，N=0表示运算结果为正数或者0。

✦Z：零标志，Z=1表示运算结果为0，Z=0表示运算结果为非0。

✦C：加法运算时表示进位标志，C=1表示产生进位，C=0表示未产生进位；减法运算时表示借位标志，C=0表示产生借位，C=1表示未产生借位；

✦V：溢出标志，V=1表示有溢出，V=0表示无溢出。

✦Q：表示增强的DSP指令是否发生溢出，在ARMv7-M架构的ARM Cortex-M3 内核无定义。

✦ICI/IT[26:25]：暂未找到解释，后期再补上。

✦T：暂未找到解释，后期再补上。

✦ICI/IT[15:10]：暂未找到解释，后期再补上。

✦Exception Number[8:0]：中断号。

3.4.2 中断屏蔽寄存器

  中断屏蔽寄存器包含三个寄存器，用于控制异常的使能和除能。只有在特权级下，才允许访问这 3 个寄存器。

  ✦PRIMASK：此寄存器只有一个位，设置为1时，会关闭所有的可屏蔽异常(中断)，只有NMI和硬件异常(fault)可以相应。默认值0。

  ✦FAULTMASK：此寄存器只有一个位，设置为1时，只有NMI会响应，其他的所有异常(中断)和硬件异常(fault)全部关闭响应。默认值0。

  ✦BASEPRI：这个寄存器最多有 9 位(由表达优先级的位数决定)。它定义了被屏蔽优先级的阈值。当它被设成某个值后，所有优先级号大于等于此值的中断都被关(优先级号越大，优先级越低)。但若被设成 0，则不关闭任何中断，0 也是默认值。

3.4.3 控制寄存器(CONTROL)

  控制寄存器用于定义特权级别，还用于选择当前使用哪个堆栈指针。

4.Cortex‐M3 内核的操作模式

  Cortex‐M3 支持 2 个模式：处理者模式(handler模式)和线程模式(Thread模式)，以及两个特权等级：特权级和用户级。当处理器处在线程状态下时，既可以使用特权级，也可以使用用户级；另一方面，处理者模式总是特权级的。在复位后，处理器进入线程模式＋特权级。对应的模式和级别关系如下图所示。

在特权级下的代码可以通过置位 CONTROL[0]来进入用户级。而不管是任何原因产生了任何异常，处理器都将以特权级来运行其服务例程，异常返回后将回到产生异常之前的特权级。用户级下的代码不能再试图修改 CONTROL[0]来回到特权级。它必须通过一个异常 handler，由那个异常 handler 来修改 CONTROL[0]，才能在返回到线程模式后拿到特权级。改变流程如下图所示。

5.Cortex‐M3 内核的异常

  Cortex‐M3 内核支持大量异常，包括 11 个系统异常和最多240个外部中断(IRQ)，但是外部中断具体用多少个要看具体的MCU的设计。异常说明以及向量表偏移地址，如下表所示。其中异常标号用于分辨当先发生的异常类型，以及根据偏移地址计算中断回调函数的地址。异常编号可以在程序状态寄存器(xPSR或PSR)中获取到。

二、STM32F1基础外设知识

1.内存分布

STM32F103x的内存分布如下图所示。左侧部分是 Cortex‐M3 内核给出的可寻址的内存全部地址，框内的说明是STM32F1使用的情况，右侧引出的部分是本系列教程会涉及到的关键内容及地址。在后期文章实际用到时会详细说明。

2.启动配置

  在上面的内存分布小节的图中可以看到地址0x0000 0000 - 0x0007 FFFF处的内存作用是不定的，可以是Flash也可以是系统内存，并且被BOOT引脚设置。接下来将介绍这么做的原因。

  因为Cortex-M3内核在启动时始终从代码区0x0000 0000开始，导致在启动时只能从Cortex-M3内核设置的flash启动。而STM32F1系列单片机将开始的0x0000 0000 - 0x0007 FFFF地址空出来，并且通过后期映射的方法实现了从FLASH启动、系统存储器启动以及SRAM启动的功能。

  在STM32F10xxx里，可以通过BOOT[1:0]引脚选择三种不同启动模式，如下表所示。

根据选定的启动模式，FLASH、系统存储器或SRAM可以按照以下方式访问：

  ● 从FLASH启动：FLASH被映射到启动空间(0x0000 0000)，但仍然能够在它原有的地址(0x0800 0000)访问它，即FLASH的内容可以在两个地址区域访问，0x0000 0000或0x0800 0000。

  ● 从系统存储器启动：系统存储器被映射到启动空间(0x0000 0000)，但仍然能够在它原有的地址0x1FFF F000访问它。

  ● 从内置SRAM启动：只能在0x2000 0000开始的地址区访问SRAM。

3.时钟树与系统结构

  对于时钟树的理解其实是很简单的，只要下载个官方配置软件：STM32CubeMX，进入时钟配置界面，可以一目了然的看到各个时钟的走向，各种倍频分频可设置部分非常详尽，每个外设所挂载的总线很容易获取。下图是我翻译后的版本，图很高清，请点击打开后观看。

在下方的STM32F1系统结构图中可以很清楚的看到各种外设、总线之间的关系，可以获取APB1总线和APB2总线下到底连接着哪些外设。

4.GPIO

GPIO全名叫做General-purpose input/output，即多功能(或通用)输入输出引脚，从名称即可知道GPIO口可以设置为多种模式。可设置的模式中共有三大种类：输出模式、输入模式和复用模式。而根据电路结构又可以分为上拉、下拉、浮空、推挽等模式。下表只描述常用功能，复用等其他特殊功能后期用到在详细说。

每个GPIO端口有7个32位的常用配置寄存器，例如GPIOA口的七个常用寄存器功能和地址如下表所示，其他端口除了地址不同外其他与此完全一致。

三、ARM汇编指令

1.ARM汇编语言基础语法

  ARM汇编指令一般较为完整的书写格式如下所示：

{标号}

   操作码{执行条件}{S} 目的寄存器，操作数 1，操作数 2, …  {;注释}

注：{ }不包含在内，意思为{ }中的内容是可选的。

其中：

  ①标号是可选的，如果有，它必须顶格写。标号的作用是让汇编器来计算程序转移的地址，类似与C语言里的函数名。

  ②操作码是指令的助记符，也就是常写的汇编指令，它的前面必须有至少一个空白符，通常使用一个 “Tab” 键来产生。

  ③操作码紧跟的是执行条件后缀，要紧贴操作码写。可以空着不写，表示无条件执行本指令。执行条件往往配合比较指令来使用。执行条件如下表所示(稍微往后放一下，以防打乱阅读节奏)。

  ④执行条件后紧跟影响标志后缀：S，如果没有执行条件则紧贴操作码写。S可以空着不写，表示此指令执行的结果不影响程序状态寄存器(xPSR或PSR)的值。但是在使用比较指令时，无需加S即可改变程序状态寄存器(xPSR或PSR)的值。

  ⑤目的寄存器，指令执行后结果的存放寄存器。

  ⑥操作数往往会有若干个，不同指令需要不同数目的操作数，并且对操作数的语法要求也可以不同。

注：“x” 表示与之比较的值。

为了可以更好的理解，现举几个例子进行说明。其中MOV是数据传送指令，CMP是比较指令(比较指令无需加S后缀便可自动更新程序状态寄存器的标志位)。普通数值前加符号"#“表示为常数数值，在汇编语言中称为"立即数”。

注意：ARM汇编指令可以使用大写字母也可以小写字母，只要统一格式即可，只要有一处用大写字母就要全部用大写字母，反之全部用小写字母。

1. • Thumb-2 常用指令

下表仅列出Thumb-2 常用的一些指令，后期用到时再做详细使用说明。

3.常用伪指令

3.1 Thumb的伪指令

Thumb的伪指令不是Thumb指令集中的指令，只是为了编程方便而定义的伪指令，使用时可以像其他的Thumb指令一样使用，但在编译的时候编译器会将其替换为Thumb存在的等效指令。Thumb的伪指令共有三个：ADR、LDR和NOP。其中LDR伪指令与Thumb中的LDR指令的区别是，LDR伪指令的参数中有等号：“=”。其他两个都是新符号。

3.2 ARMCC编译器的伪指令

  RAMCC编译器是Keil5软件带有的ARM编译器，RAMCC编译器的伪指令是用于告诉RAMCC编译器如何进行汇编的指令。暂时整理以下常用伪指令，后期有需要在添加和详细说明。

四、参考文献

[1]Cotex-M3权威指南(中文版),宋岩(译)

[2]汇编语言程序设计–基于ARM体系结构(第2版),北京航空航天大学出版社。

[3]STM32F103xCDE_DS_CH_V5.pdf