基于RISC-V指令集的CPU设计和FPGA实现（一）_fpga实现risc-v

概述

实现该32位CPU为哈尔滨工业大学（深圳）大二小学期的实验，基于RISC-V的指令集架构和Xilinx开发板（ XC7A100T-1FGG484C）开发的FPGA处理器。

该CPU将会实现37条基础指令，包括 算术运算指令、逻辑运算指令、移位运算指令、载入指令、存储指令、条件跳转指令、无条件跳转指令、比较指令。同时采用统一编址的方式实现与外设的连接和交互。

实现的指令：

该专栏将分为 单周期CPU 和 流水线CPU 的实现，同时探索超标量CPU 的简单实现。在实现后通过学校的测试程序并运行自己写的简单的计算器程序。

需要具备的知识：

1. 数字逻辑电路基础

2. 计算机组成原理

3. RISC-V 汇编

4. Verilog 开发

工具

1. RARS模拟器1.4

2. WSL2 + Ubuntu22.04

3. VSCode和一系列插件

4. VIVADO 2018.3

5. Logisim

参考书目：

1. 《计算机组成与设计（硬件/软件接口）第五版》

2. 《计算机组成原理 第三版》（唐朔飞著）

3. 《超标量处理器设计》（姚永斌著）

4. 学校的实验指导书

计算器程序

要求

从拨码开关输入操作类型和操作数（8位），判断操作类型并实现加法、减法、按位与、按位或、左移、右移、乘法的计算，输出结果（32位）到数码管LED

拨码开关（24位）输入数据的结构如下：

RARS 操作

对于测试的电路，学校是给了个Logisim模拟电路的，这里涉及版权就不放出了。但是通过RARS模拟器通过改变输入操作数也能够达到测试的效果。

  

注意：

• 由于需要将该代码写入CPU进行执行，需要确保该代码只用到要实现的指令，不然可能判断出错或者没有效果。

• 由于写的是 32 位 CPU，新版的 RARS 会有 64 位的选项，可以在 Settings 选项卡中关闭

• 对于 .data 段定义的数据地址可以在 Settings -> Memory Configuration中找到和更改，这里 .data 的数据从 0x00002000 开始

 

 

程序源码

 .data
     # 测试用数据，在这里写入测试用的拨码开关操作数
     switch: .word 0x00E003FE
 .text
 ​
 # 寄存器含义
 # s3 : switch
 # s1 : num1
 # s2 : num2
 # s0 : ope
 # a0 : res
 ​
 INIT:
     addi t2, zero, -0x080 # t2 = 0xFFFFF80 符号扩展用
     
     # Release，上板的时候将下面代码取消注释
     lui   t1, 0xFFFFF
     lw    s3, 0x70(t1)          # read switch
     # Debug, 测试的时候将下面代码取消注释
     # lui s3, 0x00002
     # lw  s3, 0x0(s3)
     
     # 译码操作
     addi t1, zero, 0x80
     NUM2:
         andi s2, s3, 0x0FF 
         blt  s2, t1, NUM1
             or s2, s2, t2 # 符号扩展
     NUM1:
         srli s1, s3, 8
         andi s1, s1, 0x0FF
         blt  s1, t1, OPE
             or s1, s1, t2 # 符号扩展
     OPE:
         srli s0, s3, 21
         andi s0, s0, 0x007
         
     # Initialize res register
     addi a0, zero, 0 
     
 # 选择操作
 SWITCH: # Choose operation
     addi t0, zero, 0
         beq s0, t0, INIT
     addi t0, t0, 1
         beq s0, t0, ADD
     addi t0, t0, 1
         beq s0, t0, SUB
     addi t0, t0, 1
         beq s0, t0, AND
     addi t0, t0, 1
         beq s0, t0, OR
     addi t0, t0, 1
         beq s0, t0, MV_LEFT
     addi t0, t0, 1
         beq s0, t0, MV_RIGHT
     addi t0, t0, 1
         beq s0, t0, MUL
     jal x0, INIT # Default
 ​
 # 加法运算
 ADD:
     add a0, s1, s2
     jal x0, EXIT
 ​
 # 减法运算
 SUB:
     sub a0, s1, s2
     jal x0, EXIT
     
 # 按位与运算
 AND:
     and a0, s1, s2
     jal x0, EXIT
     
 # 按位或运算
 OR:
     or a0, s1, s2
     jal x0, EXIT
     
 # 逻辑左移
 MV_LEFT:
     sll a0, s1, s2
     jal x0, EXIT
 ​
 # 逻辑右移
 MV_RIGHT:
     sra a0, s1, s2
     jal x0, EXIT
 ​
 # 补码一位乘（反向）实现
 MUL: 
     addi t0, zero, 30
     # 负数单独处理
     bge s2, zero, MUL_LOOP
         sub a0, a0, s1
     
     MUL_LOOP:
         slli a0, a0, 1
         # 判断是否加上 num1
         sra  t1, s2, t0
         andi t1, t1, 1
         beq  t1, zero, MUL_NOP
             add a0, a0, s1
         MUL_NOP:
             addi t0, t0, -1
     bge  t0, zero, MUL_LOOP
     
     # 最后处理
     MUL_END:
         jal  x0, EXIT
     
 # 退出处理（循环）
 EXIT:
     lui   t1, 0xFFFFF
     sw    a0, 0x60(t1) # 写 LED 灯，只需一次
     END_KEEP:
         sw   a0, 0x00(t1) # 写数码管，需要稳定刷新
         lw   t0, 0x70(t1) # 监视指令变更
     beq  s3, t0, END_KEEP
     
 jal  x0, INIT