当前位置:   article > 正文

Modelsim和Vcs+Verdi使用技巧(Linux)

vcs报告程序错误怎么用verdi排查

Modelsim脚本自动仿真

1、创建文件 run.do,“#”为注释符号

  1. quit -sim #退出上次仿真
  2. .main clear #清除上次仿真所有文件以及打印信息
  3. vlib work.veloce #创建veloce的工作环境
  4. #-------------------------------------------------------------------------------------------------------
  5. vlog ./tb_XXXXXXX.v #testbench文件
  6. vlog ./../src/*.v #代码源文件
  7. vlog ./../ip_core/*.v #IP核
  8. #-------------------------------------------------------------------------------------------------------
  9. #Alrera
  10. vlog /opt/Quartus/13.1/quartus/eda/sim_lib/altera_mf.v #IP核仿真模型
  11. vlog /opt/Quartus/13.1/quartus/eda/sim_lib/220model.v #IP核仿真模型
  12. #-------------------------------------------------------------------------------------------------------
  13. #Xilinx
  14. vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/unimacro/*.v #IP核仿真模型
  15. vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/unisims/*.v #IP核仿真模型
  16. vlog /opt/Xil
声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/从前慢现在也慢/article/detail/709097
推荐阅读
相关标签
  

闽ICP备14008679号