赞
踩
1、只是为了记录自己遇到问题,在网上搜集到的相关解决方法,方便后续自己回忆和加深理解,侵权删。
1、在看原理图的时候,就很好奇,为什么有的引脚可以做普通IO口,而有的就只能做某个特定的功能,还有就是在进行管脚约束的时候,因为配错了,有的管脚就配不上去,想知道配不上去的对应引脚所对应的具体功能是什么。 就比如下图的R12就作为了电源使用,就好奇依据是什么。
1、点击“Flow Navigator 导航窗口”下的 “RTL ANALYSIS”里面的“open Elaborated Design”.
2、选择“ok”。
3、需要等待一段时间,等待生成完成。
4、然后就会显示这个界面。
5、然后在顶端窗口找到Layout 选择 I/O planning。
6、点击之后就会弹出这个界面,在I/O Ports 界面就能对引脚进行约束了。
7、点击左边的Package Pins 就能看到各个bank的引脚命名了。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。