当前位置:   article > 正文

FPGA面试专题——触发器_xilinx d触发器ff jk触发器区别

xilinx d触发器ff jk触发器区别

1、触发器与锁存器

     触发器边沿敏感,锁存器电平敏感。

触发器边沿敏感:触发器的输出只有在时钟边沿来临时才可能改变,以D触发器示例,输入只有在时钟上升沿来临的时候,才会影响输出。而上升沿以外时刻输入的改变,并不会影响到输出;

锁存器电平敏感:锁存器的输出可能随时改变,只要锁存信号无效,锁存器的输出直接跟随输入;只有在锁存的时候,锁存器的输出才会保持不变。

2、D触发器

D触发器功能:

D触发器功能简单,上升沿时输出跟随输入;反之输出维持原值不变;

3、JK触发器

JK触发器功能:

(JK=00,q=q;JK=01,q=0;JK=10,q=1;JK=1,q=~q;)

4、T触发器

T触发器功能

(T=0,q=q;T=1,q=~q;)

锁存器和触发器的区别

通过仿真和综合认识D触发器(Verilog HDL语言描述D触发器)

通过仿真和综合认识JK触发器(Verilog HDL语言描述JK触发器)

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/寸_铁/article/detail/915797
推荐阅读
相关标签
  

闽ICP备14008679号