搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
小桥流水78
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
反向传播算法的直观理解
2
Transfomer拆分_emmbedding
3
图数据库Neo4j安装与远程访问_neo4j局域网访问
4
电子/硬件工程师手册
5
开源项目的发展趋势与我的参与体验
6
IgH详解十二、IgH实现使用ENI文件配置从站(一)_etherlab igh配置自动启动
7
ZBarSDK支持armv7s
8
解决使用git时候出现的“error pathspec ‘“xx文件“did not match any file(s) known to git”错误
9
前端面试:项目细节重难点问题分享(16)
10
linux DISPLAY环境变量介绍
当前位置:
article
> 正文
【2023校招刷题】第一期:数字IC笔试模拟题(1)详细解析版_以下verilog语句不正确 的是: 40001 aa=c&b; . a=c+b; a=b+1; a
作者:小桥流水78 | 2024-08-06 17:52:31
赞
踩
以下verilog语句不正确 的是: 40001 aa=c&b; . a=c+b; a=b+1; a++;
文章目录
【单选题 4'x15=60'】
1.下列verilog语句,哪个不能综合?
2.执行下面语句后,a,b的值为?
3.数字信号上采样时,一般需要添加什么样的滤波器,完成的功能为?
4.如果A和B是两个3bit的变量:`A=3'b1x0;B=3'b1x0`那么下面两个式子结果分别是?
5. 下面哪个不是Verilog循环关键字?
6. System Verilog中,关于logic类型描述错误的是?
7. 下面列出的SystemVerilog数据类型中,四值类型的是?
8. 7bits的自然二进制码 `1011110` 对应的格雷码为?
9. 在C语言代码中定义了一个全局变量A,在编译器编译之后,A可能会出现在哪个段中?
10. 验证过程中不能作为测试用例通过准则是?
11. 在verilog中,下面哪个标识符是非法的?
12. 根据下面的约束,哪一个选项是错误的?
13. X,Y是两个无符号定点小数,X的位宽6bit,最低4bits是小数部分,最高2bits是整数部分;Y的位宽8bit,最低4bits 是小数部分,最高4bis是整数部分;现在需要计算X乘以Y的结果Z,即Z=X"Y,为了保证之的结果不溢出,Z的整数部分和小数部分至少需要多少个bit?
14. 写数据时钟频率fa=80MHz,读数据时钟频率fb=50MHz,在突发传输过程中,数据都是连续读写的,每次读写的突发传输长度为100。那么,在不考虑该FIFO内部读写指针跨时钟域同步延时的情况下,该FIFO的最小深度为?
15. 在RTL设计阶段,降低功耗的常用设计方法是?
【问答题 20'x2=40'】
1.题目描述
2.题目描述
【单选题 4’x15=60’】
1.下列
verilog
语句,哪个不能综合?
A.
wire
[
3
:
0
]
in
;
reg out
;
always @
(
*
)
begin
casez
(
in
)
4
'b1???:out=1'
b1
;
4
'b01??:out=1'
b0
;
1
2
3
4
5
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/小桥流水78/article/detail/938575
推荐阅读
article
【
Verilog
-
CBB
】开发与验证(
2
)——单比特
信号
CDC
同步器
...
多时钟域的设计中,
CDC
处理的场景还是蛮多的。单比特
信号
在
CDC
时,为保证
信号
采样的安全性,降低亚稳态,必须要对
信号
做同...
赞
踩
article
FPGA
的数字
信号处理
:
Verilog
实现简单的
FIR
滤波器
...
该项目介绍了如何使用
Verilog
实现具有预生成系数的简单
FIR
滤波器
。绪论不起眼的
FIR
滤波器
是
FPGA
...
赞
踩
article
veri
log
study
-初级_
very
log
中注释...
本文将涉及veri
log
的设计方法,探索使用veri
log
hdl描述数字电路,探索veri
log
的语言特性。_
very
...
赞
踩
article
【连载】
FPGA
Verilog
HDL
系列实例
--------
半加器
与
全加器
...
【连载】
FPGA
Verilog
HDL
系列实例
Verilog
HDL
之
半加器
与
全加器
一、原理 算术运算式数值...
赞
踩
article
【数字IC前端常见笔/
面试
问题
】
Verilog
、
System
Verilog
、
UVM
篇(附详细解答)_...
【数字IC前端常见笔/
面试
问题
】
Verilog
、
System
Verilog
、
UVM
篇_
systemverilog
面试
题s...
赞
踩
相关标签
CBB
Verilog
CDC
fpga开发
信号处理
matlab
开发语言
面试
数字IC
SystemVerilog
UVM