关于FPGA的BUFG的问答

作者：小蓝xlanll | 2024-05-13 06:09:50

踩

bufg

bufg连接的是芯片中的专用时钟资源，目的是减少信号的传输延时，提高驱动能力，对于时序电路中的关键时钟信号，这是非常重要的，关系到系统设计的成功与否。
如果内部产生的时钟，只在局部模块使用，可以考虑不使用bufg。
一个bufg只能驱动一个时钟。

如果内部产生的时钟，只在局部模块使用，可以考虑不使 ... 我现在是用DCM生成的时钟接到外部器件上去，可不可以用DCM的输出直接接到8个外部器件时钟输出呢？
DCM的输出时钟应该是已经通过bufg的了。
如果是一个bufg只能驱动一个时钟，是不是就不可以这么做了？

synplify一般会根据驱动触发器的多少分配全局时钟，如果器件有8个全局时钟，那么会把驱动排在前8位的信号分配在全局时钟管脚上。
BUFG的个数是有限制的，个人感觉和全局时钟的个数是一致的（因为BUFG只给全局时钟分配）。

DCM的时钟输出给片外部件用，不须用BUFG，要用OBUFG

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小蓝xlanll/article/detail/562225