热门标签
热门文章
- 1Flutter使用Texture在安卓端实现Camera预览_flutter camera 预览区
- 2Hadoop-熟悉常用的HDFS操作_hadoop的常用命令实验报告
- 3进阶数据库系列（十六）：PostgreSQL 数据库高可用方案_postgresql高可用构架
- 4Element drawer无法上下滚动_arco design drawer弹出其他区域无法滚动
- 5全网最详细的Flutter开发入门基础教程，Flutter跨平台终极之选
- 6在linux下编译安装xvid
- 7动态规划的思想_大事化小小事化了体现出的问题求解思想是
- 8一份面经让你面试成功率加80%，985大佬分享自己的字节三面面经！_字节一面和二面通过率
- 9【python游戏】努力制造阳光，让植物有力量对抗僵尸吧~_pycharm植物大战僵尸
- 10面试官喜欢与岗位匹配度较高的求职者，怎么准备？_面试官问你岗位的匹配度
当前位置: article > 正文
verilog generate—for语句用法_verilog中for语句块不用包在begin中吗
作者：知新_RL | 2024-04-27 02:21:44
赞
踩
verilog中for语句块不用包在begin中吗
这篇博客转载自：https://wenku.baidu.com/view/b7d08952be23482fb4da4c15.html
需要注意三点：
① generate-for语句必须用genvar关键字定义for的索引变量；
② for的内容必须用begin…end块包起来，哪怕只有一句；
③ begin…end块必须起个名字；
例如：一个参数化的gray-code to binary-code 转换器；这里采用复制产生多个assign语句的形式来实现。
以上generate—for等效于以下代码
本文内容由网友自发贡献，转载请注明出处：【wpsshop博客】
推荐阅读
相关标签
