赞
踩
1. 组成架构
1. CPU:ARM-CM7;
32KB I-cache/32KB D-cache;
FPU;
MPU;
512KB TCM/OCRAM;
96KB ROM(Bootloader);
2. 核心外设:
DMA;
IOMUX;
Timer x6;
QuadENC x4;
FlexPWM(8ch) x4;
WatchDog x4;
3. 接口外设:
eMMC4.5/SD3.0 x2;
UART x8;
8x8 Keypad;
I2C x4;
SPI x4;
I2S/SAI x3;
S/PDIF Tx/Rx;
FlexCAN x2;
USB2.0 OTG(With PHY) x2;
10/100ENET x1;
4. 多媒体:
8/16bit 并行 CSI;
24bit 并行 LCD;
2D图形加速;
5. 外部存储器接口:
FlexSPI:双通道 QuadSPI NAND/NOR,Octal Flash,RAM;
8/16bit SDRAM;
Parallel NOR FLASH;
NAND FLASH;
PSRAM;
6. 电源管理:
LDO + 内置DCDC
7. 模拟:
ADC(16ch) x2
ACMP x4
8. 固件动态解密运行
2. TCM,紧耦合存储器
相比于传统前级缓存,TCM提供确定的指令/数据存储地址;
较大的容量比小容量的配置提供更低的缓存未命中率(RT1052 TCM:512KB;STM32F4 CCM:64KB),因为小容量情况下CPU会因目标数据未命中而频繁到ROM中读取;
3. GPIO
1. 输出缓冲:驱动电流、压摆率、带宽;
2. 输入缓冲:施密特触发、上下拉强度、输入保持;
3. IOMUX:引脚复用,与STM32类似;
4. 引脚互联:部分引脚可在内部与其他引脚相连;
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。