基于FPGA的数字秒表设计_设计要求 设计一个数字秒表,用lcd1602反应秒表状态。 、设计目的 学习fpga设

VHDL实现数字秒表

1设计要求
(1) 能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒；
(2) 计时精度达到10ms；
(3) 设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。
2数字秒表设计的目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。

2.1 设计规划
本系统设计采用自顶向下的设计方案，系统的整体组装设计原理图如图1所示，它主要由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块分别完成计时过程的控制功能、计时功能与显示功能。

2.2.1控制模块
计时模块的作用是针对计时过程进行控制。计时控制模块可用俩个按钮来完成秒表的启动、停止和复位。部分源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.a