当前位置:   article > 正文

基于FPGA的以太网设计(4)----详解PHY的使用(以YT8531为例)_yt8531原理图设计参考

yt8531原理图设计参考

目录

1、前言

2、如何了解PHY芯片?

2.1、总览

2.2、管脚

2.3、编码

2.4、自协商

2.5、环回模式

2.6、睡眠模式

2.7、复位

2.8、PHY地址

3、PHY芯片的寄存器配置

3.1、Basic Control Register (0x00)

3.2、Basic StatusRegister (0x01)

3.3、PHY Specific Status Register (0x11)


         文章总目录点这里:《FPGA接口与协议》专栏的说明与导航


1、前言

        在前面的文章,我们已经了解了FPGA实现千兆以太网的电路架构,即 MAC + PHY + 变压器 + RJ45,其示意图如下:

image-20240721114534911

        变压器和RJ45实现的都只是电气方面的功能,比较简单,我们并不需要对其进行设置,所以不需要做过多了解。MAC的实现则是重点,它需要用FPGA写代码来实现数据链路层的功能,也就是说FGPA就是架构里的MAC(后面的文章会着重讲解如下实现这些功能)。

        PHY呢?现在的千兆网主流方案基本都是使用独立的PHY(集成芯片),这意味着我们作为一个FPGAer,其实并不需要深入了解PHY的原理,只要了解PHY的对外接口,能正常地实现数据收发就行了。

  

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/秋刀鱼在做梦/article/detail/971445
推荐阅读
相关标签
  

闽ICP备14008679号