赞
踩
目录
实验一:运算器设计
第1关 8位可控加减法电路设计
第2关 CLA182四位先行进位电路设计
编辑第3关 4位快速加法器设计
编辑第4关 16位快速加法器设计
编辑第5关 32位快速加法器设计
编辑第6关 5位无符号阵列乘法器设计
编辑第7关 6位有符号补码阵列乘法器
编辑第8关 乘法流水线设计
编辑第9关 原码一位乘法器设计
编辑第10关 补码一位乘法器设计
编辑第11关 MIPS运算器设计
实验二:存储系统设计(HUST)
第1关:汉字字库存储芯片扩展实验编辑
第2关: MIPS寄存器文件设计
第3关:MIPS RAM设计
第4关:全相联cache设计
第5关:直接相联cache设计
第6关:4路组相连cache设计
第7关:2路组相连cache设计编辑