赞
踩
这位大佬拿到了offer
1、自我介绍
2、验证环境结构
3、完整的验证流程
4、AMBA总线细节:AXI有哪些信号,AHB有哪些信号,resp为error时ready保持几拍
5、Reference model怎么写
6、功能覆盖率怎么定义(手撕代码),采样的信号从哪里来
7、Interface怎么写
8、Sequence怎么挂载到sequencer上,激励怎么发出来
9、(简历)DMA的验证里,功能点有哪些
10、模块级和系统级验证的关注点有什么不一样
11、了解cache吗
12、(简历)HVP是什么东西
13、UVM各个phase了解吗
14、Interface怎么传递到环境里
15、两个task怎么并行执行
16、会不会python
1、本科和研究生学过哪些课程,有什么样的经历。
2、使用PMOS和NMOS实现一个NAND,写出真值表,再用NAND实现一个XOR,只能用NAND。
3、Verilog阻塞和非阻塞赋值。以下两段代码综合出来的电路有什么不同。
4、用verilog实现:一个1bit输入a,一个1bit输出b,当a为x态时,b为1,否则为0。如果a为2bit,a[0]和a[1]只要有一位是x态,b为1,再写一遍verilog。
5、给一个DUT,怎么搭环境,环境里有哪些元素。覆盖率模型里面应该包括哪些?Scoreboard怎么比较数据?如果数据乱序应该怎么比较?
6、黑盒验证有什么缺点?如果采用黑盒验证,测试全部通过,但是设计里的状态机出错(卡在某一状态、没有正确退回初始态等),应该怎么解决。
7、给一个实际案例,有一个DUT按一种编码规则输入32bit数据,输出1bit判断输入是否符合编码规则,符合输出1,不符合输出0。请搭建一个验证环境,详细描述环境的构成、逻辑、激励、覆盖率等。在回归测试阶段,如何保证该设计100%正确?
这位大佬忘记记录了,不过没关系,可以看看下一位大佬的HR面喔~
下面是一名拿到平头哥数字IC设计offer的大佬的面经:
1.自我介绍
2.项目(大部分时间) (实习算法怎么实现的,能跑到多少M,时序怎么分析的,整体的框架,写了多少代码)
3.跨时钟域传输。
4. FIFO深度计算,不同读写频率,读写频率相同, FIFO深度怎么计算
5. AHB总线APB总线的区别,AHB总线控制信号怎么工作,自己有没有写过AHB APB总线的代码、
6.不撕代码
1.握手信号
2.视频编解码数据流怎么走
3.阻塞赋值与非阻塞赋值
4.手撕代码状态机序列检测
5.两个芯片之间数据如何交换
6.本身项目中遇到的困难和挑战
7.跨时钟域握手还需不需要加FIFO或者RAM
1.家乡是哪的,想去哪里工作(这点很重要)
2.问实习经历,为什么不投平头哥实习
3.觉得自己实习表现如何
4.项目中遇到的难点是什么
5.说一个你最大的缺点(这个问题追问好久,而且必须是很大的缺点,不然hr会说这个问题不痛不痒的,让你接着提)
6.你了解平头哥是做什么的嘛
7. Hr;平头哥更趋向于录取实习的同学,可以互相更加深入了解
8.你有什么想问的嘛
9.大概9月末10月上旬综合排序出结果
1、 问了我毕设的项目,可能他们做存储的控制看到我的控制器来劲了。这个面试官人挺好的呀,不严肃。
2、 然后问了流水线、流水线冒险
3、 第一个题,撕代码,从最高位找出一个8bit数的第一个1的位置
4、 第二题,使用单口ram实现一个同步fifo
方法1:https://mp.weixin.qq.com/s/Sl9-BeUJ6bUNzjsUQvYqUQ
方法2:搜索 design fifo buffers using 3dictechnology
方法3 :两个单口ram+乒乓操作
5、 最后,向我介绍了一下他们部门的业务,然后说这个业务是非常有前(钱)景,不像有些高端芯片量产不了(这不是在暗示华为吗)
不过好像做来做去都是那几道题,大家好好准备一下
二面没记了,二面也有手撕代码
1、 自我介绍后,让我屏幕共享根据项目框图讲项目
2、 主要问了频率,为啥这样设置频率?
3、 你的项目中的垮时钟域
4、 问了我常规的跨时钟域的方法(经常被问)
5、 问我fifo最小深度怎么求,我回答了一个公式,还有我对这个公式的理解。面试官说怎么每个人都这么回答,然后让我思考一个问题:
非满就写,非空就读,没有突发长度,这个时候fifo深度应该怎么设置?
6、 还问了时间怎么同步,初始时间怎么获取等等项目内容。
7、 还问了时序怎么优化的?
这位同学一面挂,平头哥的offer还是很不好拿滴
更多面经欢迎关注IC媛获取(公众号、CSDN、知乎、牛客网同名)
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。