ZYNQ上电顺序_zynq上电时序

目录

1. 电源引脚

1. PS上电顺序

---

1. 电源引脚

PS部分电源分别为： 

VCCPINT：1.0V PS部分主供电电源

VCCPAUX：1.8V PS部分辅助电源

VCCPLL：1.8V PS PLL电源，需就近放置0.47u 4.7u（0402封装）电容，可以从VCCPAUX接电，此时要加磁珠120R@100MHz和电容 10uF。

VCC_MIO0：1.8V~3.3V PS Bank500 I/O电源。

VCC_MIO1：1.8V~3.3V PS Bank501 I/O电源。

VCC_DDR：1.2V~1.8V DDR I/O电源。

PL部分电源分别为：

VCCINT：1.0V PL部分核心逻辑供电电源

VCCBRAM： 1.0V PL Block RAM 电源

VCCAUX：1.8V PL部分辅助电源，有几个作用：（1）给不同的Block间的互联逻辑提供电源；（2）给不同I/O标准的输入缓冲电路提供电源，包括所有低于1.8V的I/O标准，部分2.5V标准；（3）为差分输入电路提供电源。

VCCAUX_IO：PL I/O部分辅助电源。这个电源只在HP Bank中存在，可以是1.8V(缺省)，也可以是2.0V。对一些特定类型的存储器接口，2.0V的供电电压可以获得更高的频率性能。这个电源只影响单端形式的接口性能，不影响LVDS类的差争接口性能。VCCAUX_IO供电脚在7系列芯片中实际上也是分不同组的，引脚名会标记为VCCAUX_IO_G# (#是组号)，同一组的VCCAUX_IO引脚要来自于一个稳定器的输出。7Z035只有G0组。

VCCO：PL 各Bank I/O电源，HR推荐电源3.3V（1.14~3.465V），HP推荐电源1.8V（1.14~1.89V）。

VCCBATT：电池电源，密钥存储器的电池电源（1.0V~1.89V），掉电后可保持存储器内容，不使用时可接GND或VCCAUX。

2. PS上电顺序

推荐的上电顺序是：

以上加电顺序可保证最小的电源电流需要，并使I/O口在上电后为三态状态。在上电过程中，要求复位引脚 PS_POR_B保持低电平，直至VCCPINT、VCCPAUX、VCC_MIO0达到最小工作电压，以保证eFUSE（一次可编程存储器）的完整性。

3. PS掉电顺序

掉电顺序是上电顺序的反过程，即先关掉外围电源，再关掉VCCPINT。VCCPAUX、VCC_MIO0、VCC_MIO1和VCC_DDR是可以同时掉电的，在VCCPINT下降到0.8V之前，如下 四个条件之一要具备，并保持到VCCPINT下降到0.4V，可保证eFUSE的完整性：

（1）复位引脚 PS_POR_B保持低电平；（2）PS_CLK已停止；（3）VCCPAUX低于0.7V；（4）VCC_MIO0低于0.9V

注意：当VCC_MIO0/VCC_MIO1使用3.3V电压供电时：（1）在每次上下电过程中，VCC_MIO0/VCC_MIO1和VCCPAUX之间的电压差不能超过2.625V的时间大于TCCO2VCCAUX，以保证芯片可靠的电平标准；（2）在上电和下电的电压变化过程中，TCCO2VCCAUX时间是可以分配的。

3. PL上电顺序

推荐的上电顺序是：

以上加电顺序可保证最小的电源电流需要，并使I/O口在上电后为三态状态。在上电过程中，要求复位引脚 PS_POR_B保持低电平，直至VCCPINT、VCCPAUX、VCC_MIO0达到最小工作电压，以保证eFUSE（一次可编程存储器）的完整性。