FPGA之带有进位逻辑的加法运算

作者：花生_TL007 | 2024-03-05 19:38:02

踩

FPGA之带有进位逻辑的加法运算

module ADDER（

input [5：0]A，

input [5：0]B，output[6：0]Q
）；
assign Q= A+B；

endmodule

综合结果如下图所示：

使用了6个Lut，，6个LUT分布在竖直的两个Slice中

因此当一个CLB里面的LUT不足以完成加法运算的时候，通过进位链逻辑电路，可以实现多个Sclice级联完

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/花生_TL007/article/detail/193379