赞
踩
描述:
正常开发流程是vivado端把PL端开发好了,导出HDF平台文件,然后SDK根据HDF文件创建工程,完成PS端的开发工作,这时候就要下载调试了,发现SDK的做法是把vivado导出的bit文件和SDK编译谁生成的elf文件进行了融合,融合好了之后在下载到FPGA中,问题就出现在这个融合过程中(2018.3SDK的官方BUG)。当然也可以避开这个问题,就是每次SDK编译生成的ELF文件都在vivado软件中进行融合,然后下载,这样也有一个问题,vivado的工程编译的比较慢,这样就效率低下了。最终还是想办法解决2018.3SDK的官方BUG
官方给出的说明
https://support.xilinx.com/s/article/71948?language=en_US
https://support.xilinx.com/s/article/66722?language=en_US
实际操作:
第一步:下载官方的补丁到本地并解压做好备用
https://support.xilinx.com/s/article/71948?language=en_US
第二步:添加环境变量:
XILINX_PATH=D:\Xilinx2018\Vivado\AR71948_vivado_2018_3_preliminary_rev1\vivado
第三步:重启vivado就可以看到效果了
补丁码可以看到了,就说明已经生效了
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。