SSram读写时序分析_sram的读写时序

• SSram引脚
    output reg Ssram_Clk;
    output reg [20:0] Ssram_Addr;
    inout [23:0] Ssram_Data;
    output reg Ssram_OEn;
    output reg Ssram_GWn;
    output wire Ssram_CE2n;
    output wire Ssram_CE2;
    output wire Ssram_CEn;
    output wire Ssram_Mode;
    output wire [3:0] Ssram_BWn;
    output wire Ssram_BWEn;
    output reg Ssram_ADSCn;
    output reg Ssram_ADSPn;
    output wire Ssram_ADVn;
    output wire Ssram_ZZ;

• 引脚配置
    assign Ssram_CE2n=1’b0;
    assign Ssram_CE2=1;
    assign Ssram_CEn=0;
    assign Ssram_Mode=0;
    assign Ssram_BWn=4‘b0000;
    assign Ssram_BWEn=1;
    assign Ssram_ADSCn=0;
    assign Ssram_ADSPn=1;
    assign Ssram_ADVn=1;
    assign Ssram_ZZ=0;

  ---

• 引脚配置分析

  SSram内部结构如下图所示