数字IC/FPGA设计之——学习路径

对于在校生或刚学习数字IC/FPGA设计的小伙伴来说，通常迷惑于一个问题：这个方向需要掌握哪些基础知识，学习路径是什么样的？
面对网上各种公众号，知乎分享，应该怎么学习呢？
SiliconThink（珠海芯思科技）的资深工程师总结如下，希望能有所帮助。

可以参考如下知识点与顺序：

电子工程师（Electronics Engineer）基础知识 -->数字IC设计专业知识 -->进阶知识、技能的顺序学习。

A：电子工程师（Electronics Engineer）基础知识
1：电路分析，数字电路基础；
2：微机原理，汇编语言；
3：C/C＋＋语言，数据结构；
4：Verilog语言（比如Michael, D.Cilette的《Verilog HDL高级数字设计》或夏宇闻老师的《Verilog数字系统设计教程》）；
5：晶体管原理；（做数字IC/FPGA设计，只需大致了解）

B：数字IC设计专业知识
1：进数字IC前端/FPGA设计的专业知识学习，sky推荐这本书：《CMOS VLSI Design A Circuits and Systems Perspective》。自认为是数字IC设计入门“圣经”。基本电路结构，加减法器结构，组合逻辑，时序逻辑，跨时钟设计都有涉及。

2：在此还需要理解On-Chip-Bus的基本知识与一个数字系统的基本结构，建议学习理解：AMBA总线，含：APB/AHB/AXI。由于ARM在数字IP领域的领导低位，AMBA总线事实上已经成为数字IC的通用总线结构，必学。

3：现在可以开始做数字IP的设计了，涉及到使用相关EDA tool。
a）：功能验证：对于初学者（在校生），能modelsim/questasim上做仿真测试，熟悉波形窗口；debug RTL code。再使用下windows版的nLint/Debussy就能完成数字IP功能设计验证了。
b）：综合与实现：这部分首先（重点）要掌握STA原理，比如：cell delay在cell library里面是怎么标定的，tool是怎么计算delay的，setup/hold timing check的计算公式是什么；clk skew, clk uncertainty, create_clock, create_generateclock, set_ideal_network, set_input_delay, set_false_path, set_multi_cycle_path，OCV , … 是什么意思，对STA有何作用。懂了STA原理，就可以用TCL语言写SDC（DC综合）/XDC（vivado综合实现）timing constraint了。目前XDC/SDC的语法已经基本统一了。

C：进阶知识、技能

1：算法方向：信号与系统，数字信号处理（DSP）；
2：接口方向：UART/IIC/SPI/DDR等常用接口协议；如有余力，可以看看USB/PCIE/SATA/MIPI；
3：日常工作的OS平台：linux操作系统使用；vim(emac)使用；bash(csh)；makefile；
4：脚本语言：Perl(Python)/TCL；
5：版本管理工具：SVN/Git；

从Spec.到整个DC综合/Gate-Sim/FPGA实现的全流程培训课程：
sky的《数字IC前端/FPGA设计_从入门到精通_合集》：
1): 普通班：
https://item.taobao.com/item.htm?id=675618071600
2)：低起点实战班：
https://item.taobao.com/item.htm?id=674987621914

关注SiliconThink主页：http://www.siliconthink.cn/DICT.html