热门标签
热门文章
- 1单链表：寻找环形链表的入口点_判断环形链表入口
- 2【Flink】使用Flink实现索引数据到Elasticsearch_flink elasticsearch
- 3ArduPilot 第3章 MAVLINK协议_ardupilot中实现通信自动选择(两个串口都采用mavlink连通两个地面站,如果1通了就
- 4hive练习题_查询至少有4个员工的部门的部门名称
- 5【雕爷学编程】Arduino智能家居之使用SGP30气体传感器检测空气质量并发送警报_sgp30传感器
- 6python学习之旅-基础篇_开启python学习之旅，大家这个学期对 《python程序设计》这门专业课，有什么学习计 划?谈谈
- 72019年双非跨专业保研985计算机经历_双非计算机九推
- 8苹果手机或ipad忘记密码怎么办？刷机_csdn 苹果手机刷机
- 9vscode 清理删除的分支_vscode 删除跟踪分支
- 10数据结构 之 Map & Set
当前位置: article > 正文
Verilog中常见Warnning或error
作者：AllinToyou | 2024-05-21 15:40:20
赞
踩
warnning
1.
Warning (13024): Output pins are stuck at VCC or GND
这种Warnning要检查你output引脚定义是否有问题，比如你定义的是4bit的数据，你赋值的时候赋的三位的值，他就会报这样的错误。
2.
仿真时如果出现这种错误，查看一下顶层文件是不是正确
3.
检查下是否已经打开一个仿真窗口了
声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/AllinToyou/article/detail/603344
推荐阅读
相关标签
