vivado与vitis联合使用microblaze软核_vivado vitis联合调试 csdn

一、RTL代码有改动或者添加了ila，vivado综合完成后，导出bitstream

1、在vivado中

2、下一步选择including bitstream；
3、导出.xsa文件
4、在vitis中，update hardware specification，选择相应的xsa文件

二、使用ila debug

1、在vivado中正常添加ila，综合生成bitstream后，在vitis中更新相应的xsa文件，并重新编译；
2、在vitis中下载hardware platform（选择的bit和mii文件应该是和xsa文件的名字一样的）

3、在vitis中，下载C语言代码编译后的内容（使用debug）
最好是新建一个configuration


然后点击debug，将c语言部分下载到FPGA中
4、在vivado中connect FPGA，若ILA正常的话，会自动跳出波形窗口

5、vitis中控制单步运行或者直接运行。

三、直接运行

1、在vitis中program FPGA，下载硬件代码；
2、run as 下载C语言部分。