基于verilog的FIR低通滤波器实现,包括testbench_verilog实现16位低通滤波

目录

1.算法概述

2.仿真效果

3.verilog源码

1.算法概述

         在数字信号处理中不可避免地要用到数据截取的问题。例如，在应用DFT的时候，数据x(n)总是有限长的，在滤波器设计中遇到了对理想滤波器抽样响应h(n)的截取问题，在功率谱估计中也要遇到对自相关函数的截取问题。总之，我们在实际工作中所能处理的离散序列总是有限长，把一个长序列变换成有限长的序列不可避免的要用到窗函数。因此，窗函数本身的研究及其应用是信号处理中的一个基本问题。

        FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

       在进入FIR滤波器前，首先要将信号通过A/D器件进行模数转换，把模拟信号转化为数字信号；为了使信号处理能够不发生失真，信号的采样速度必须满足香农采样定理，一般取信号频率上限的4-5倍做为采样频率；一般可用速度较高的逐次逼进式A/D转换器，不论采用乘累加方法还是分布式算法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D/A模块。FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速