搜索
查看
编辑修改
首页
UNITY
NODEJS
PYTHON
AI
GIT
PHP
GO
CEF3
JAVA
HTML
CSS
搜索
weixin_40725706
这个屌丝很懒,什么也没留下!
关注作者
热门标签
jquery
HTML
CSS
PHP
ASP
PYTHON
GO
AI
C
C++
C#
PHOTOSHOP
UNITY
iOS
android
vue
xml
爬虫
SEO
LINUX
WINDOWS
JAVA
MFC
CEF3
CAD
NODEJS
GIT
Pyppeteer
article
热门文章
1
spark_Sql 基于用户对电影的一系列评分数据进行离线任务分析_本关任务:计算happiness is in the field (1995)这部电影的评分次数,要
2
【极客时间】——大厂晋升指南(通用晋升步骤)_极客时间 大厂晋升指南
3
spark程序运行在cdh的问题_yarn.application.classpath
4
Python 使用mysql.connector、pymysql和 MYSQLdb(MysqlClient)操作MySQL数据库_python使用mysqlclient
5
Mycat2/3---分库分表设计_mycat2单库分表
6
高压互锁(HVIL)
7
一份超全的Python学习资料汇总。。_python学习完整资源
8
单机游戏下载大全
9
人工智能技术的创业机遇
10
校园超市,百货超市小程序,手把手带你开发一款微信商城小程序,云开发+cms+数据库+js+css+微信小程序
当前位置:
article
> 正文
FPGA作为前端sensor输出信号到rv1126/rv1109_sensor输出lvds信号
作者:weixin_40725706 | 2024-04-26 11:40:03
赞
踩
sensor输出lvds信号
(仅作记录)
将FPGA当作一个i2c设备,由其作为前端sensor输出lvds信号进入rv1109;该设备硬件上只有4对lvds管脚与rv1126相连接,没有mclk,pwdn,reset;即不用对设备进行初始化,也不需要i2c通讯,其随着上电自动完成信号的持续输出。
fpga的驱动在imx327驱动的基础上进行修改;首先硬件上没有连接reset,mclk,pwdn;所以驱动中有涉及到这三个gpio的解析都可以进行注释,因为用不到的;同样在dtsi配置中,就不用配置三路电,reset,mclk,pwdn了,dtsi具体如下所示;因为是lvds接口的,所以配置链路为,fpga->dphy0->vcap->isp0->ispp0;涉及到在dtsi中具体链路的配置,这边就不列出了。
此外,由于主控不用去控制fpga的上电,因此驱动中的power_on,power_off这些就可以直接return 0;由于没有三路电,所以imx327_configure_regulators电压的配置就可以去掉;此外不用进行i2c通信,那么驱动中的check_id部分就可以去掉;因此,驱动中改动的地方大概是这些。
注: CIS设备ID号的检查,我们是建议在驱动中读取设备ID号,以便检查硬件的准确性,当然该check id非必要步骤。
声明:
本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:
https://www.wpsshop.cn/w/weixin_40725706/article/detail/490738
推荐阅读
article
FPGA
开平方
方法
_
fpga
求解开方...
源自:https://www.cnblogs.com/Dinging006/p/9487875.html牛顿迭代忽略余数...
赞
踩
article
【
FPGA
】
Quartus
项目工程创建以及联合
Modelsim
进行仿真(
FPGA
项目创建与仿真)_q...
然后按住Ctrl+N或者左上角 文件-New 进行verilog HDL 文件添加,选择verilog HDL File...
赞
踩
article
FPGA
串口
通信
(
uart
)初探篇
(
含源代码)_
fpga
uart
...
串口
协议中baud_rate波特率是很重要的知识点,字面意思就是一秒钟传输的码元
(
即一个0-1状态)的个数,就是指的是一...
赞
踩
article
深度
神经网络
FPGA
设计与现状...
本文主要介绍了轻量化
神经网络
在硬件部署方面的需求,并讨论了在提高
FPGA
带宽和利用率方面的挑战和发展趋势。此外,还提出了...
赞
踩
article
FPGA
——
Verilog
语法示例...
genvar i;i
FPGA
——
Verilog
语法示例 F...
赞
踩
article
FPGA
-
ZYNQ
基于
Axi
_
Lite
的
PS
和PL交互...
在这里,实现了
基于
Axi
_
Lite
的
PS
和PL交互,和axilite_slave(axilite从机)的实现,以及自定义...
赞
踩
article
FPGA
结构分析 -
IO
资源
_
fpga
中
的
iob
...
二、定义好
IO
B 输入输出特性后,
FPGA
开发软件还提供对
IO
B
的
管脚约束、
IO
接口电气标准、输出压摆率、输出驱动...
赞
踩
article
FPGA
- 7
系列
FPGA
内部结构
之
SelectIO
-02- 源语简介
_
ibufgds
_
dif...
攻其事必先利其器,本文主要翻译节选自UG471,主要对7
系列
的xilinx
FPGA
IO资源的buffer源语进行简要...
赞
踩
article
【
FPGA
】
Xilinx
-
7
系的
时钟
资源
与
DDR3
配置...
引子: HP中的DDR需要sys_clk和clk_ref两路输入,HR用户功能也需要usr_clk
时钟
输入。但是HR资...
赞
踩
article
FPGA
----
ZCU106
更换
DDR4
解决方案
(全网唯一)_
fpga
ddr4
...
每个数字在对应位置上选好即可,需要注意的是。其次是序号8,我买的DDR是2666MHz的,但是Vivado没有这个频率,...
赞
踩
article
Xilinx
7
Series
FPGA
I/O
引脚
分配
设计
原则 杂记:_
xilinx
芯片
引脚
设计
...
I/O
引脚
分配工作步骤 1. 选择
FPGA
器件考虑器件的资源需求,结合PCB上关键路径的位置考虑器件封装的选择。2. ...
赞
踩
article
国产方案
Type
-
C
/
DP1.4
转四端口
MIPIDSI
/
C
SI/
LVDS
,首选
LT7911UX
C
_d...
LT7911UX
C
是一款高性能的
Type
-
C
/
DP1.4
到MIPI或
LVDS
芯片,用于VR/显示应用。HD
C
PRX作为H...
赞
踩
article
FPGA
“
题目
周周练
”
活动
来啦!...
作为一门高度专业化且充满挑战的技术,
FPGA
的学习是一场不断思考、认知、持续深化的过程。我们将密切关注
活动
的进展与反馈,...
赞
踩
article
FPGA
FIFO
——IP核_
fpga
fifo
ip核...
FPGA
FIFO
——IP核_
fpga
fifo
ip核
fpga
fifo
ip核 ...
赞
踩
article
【FPGA——基础篇】
同步
FIFO
与异步
FIFO
——
Verilog
实现_
fpga
fifo
同步
...
FIFO
是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读...
赞
踩
article
FPGA
--IP核之
FIFO
_
fpga
fifo
...
FIFO
的英文全称是 First In First Out,即先进先出。
FPGA
使用的
FIFO
一般指的是对数据的...
赞
踩
article
FPGA
中的
多路
选择器
综述:
实现
八选一功能_
fpga
八位数据
选择器
...
在
FPGA
中,
多路
选择器
有两种常见的
实现
方式:通过逻辑门建立
多路
选择器
电路,以及使用Verilog语言
实现
。本文主要介绍...
赞
踩
article
【
Xilinx
FPGA
】
DDR3
MIG
IP 仿真_
fpga
ddr3
...
Memory Interface Generator (
MIG
7 Series)是
Xilinx
为 7 系列器件提供...
赞
踩
article
深度
神经网络
FPGA
设计与现状_
fpga
对
神经网络
公式
硬件
电路是
如何
搭建
的
,
寄存器
等
如何
使用...
本文主要介绍了轻量化
神经网络
在
硬件
部署方面
的
需求,并讨论了在提高
FPGA
带宽和利用率方面
的
挑战和发展趋势。此外,还提出了...
赞
踩
article
详解
FPGA
—
—
下一代
AI算力
芯片
(中)_
intel
fpga
dla
...
FPGA
(Field-Programmable Gate Array)是
下一代
AI算力
芯片
,本文将详细介绍其特点和应用。...
赞
踩
相关标签
FPGA开平方法
fpga开发
信息与通信
人工智能
神经网络
fpga
音视频
vr
单片机
tcp/ip
网络协议
FIFO
verilog
学习
matlab