当前位置:   article > 正文

FPGA课程—VHDL设计 作业_停车场计数器设计vhdl

停车场计数器设计vhdl

FPGA课程—VHDL设计

一、4位半加法器的Verilog实现

二、138译码器的Verilog实现

三、并行输入串行输出移位寄存器

四、带异步复位和置位、上升沿触发的触发器

五、模10计数器

六、停车位剩余计数显示牌的Verilog实现

七、银行排号机系统电路

八、分频器(2的偶数分频、16分频(占空比为2:14)、5分频)

九、四选一数据选择器——testbench仿真

十、ASK调制、FSK调制(正弦波)

【VHDL仿真设计教程与问题】Testbench的基础知识——应知应会

【VHDL设计—数字传输系统】ASK调制与FSK调制

本文内容由网友自发贡献,转载请注明出处:【wpsshop博客】
推荐阅读
相关标签
  

闽ICP备14008679号