赞
踩
一、4位半加法器的Verilog实现
二、138译码器的Verilog实现
三、并行输入串行输出移位寄存器
四、带异步复位和置位、上升沿触发的触发器
五、模10计数器
六、停车位剩余计数显示牌的Verilog实现
七、银行排号机系统电路
八、分频器(2的偶数分频、16分频(占空比为2:14)、5分频)
九、四选一数据选择器——testbench仿真
十、ASK调制、FSK调制(正弦波)
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。