当前位置:   article > 正文

FPGA 架构笔记_intel的fpga器件内部最小逻辑单元为

intel的fpga器件内部最小逻辑单元为

了解了一些Intel FPGA(Altera)和Xilinx FPGA的架构知识,下面是一些简单的笔记总结。

一、Intel FPGA

Intel FPGA/CPLD包含了MAX系列、Arria系列、Cyclone系列、Stratix系列、Agilex系列,不同等级的FPGA内部资源也不同,比如逻辑单元数量、存储器接口、乘法器、高速收发器等。Intel FPGA结构基本由逻辑阵列块(LAB)、快速互联资源(Fast Track)、IO单元(IOE)以及其他嵌入式资源(Memory Blocks、DSP Block、高速收发器、时钟管理等),如图1所示。

图 1 Cyclone 10 LP器件结构

1、逻辑阵列块(LAB)由一些列相邻的逻辑单元(LE)构成, LE作为FPGA的最小组成单元,如图2,其组成部分包括查找表(LUT,Look up table)、D触发器(DFF)、进位链(Carry Chain)。其中一个N输入的LUT就是一个函数发生器,可以实现N输入的任意逻辑功能,相当于一个真值表,一个N输入的真值表,需要2^N个存储单元(SRAM),如图3。

图 2 CYCLONE 10 LP LUT

 

图 3

2、快速互联资源(Fast Track)可以分为局部互联和行列互联,局部互联是LAB中LE之间的互联以及LAB之间的一些捷径;行互联和列互联可以横跨整个器件也可以是局部LAB之间的互联,器件中不同的单元以及其他布线资源都可以驱动一个给定的布线资源。

3、IO单元(IOE)常被设计为可编程模式,可适应不同的电气标准与I/O物理特性;可以调整匹配阻抗特性,上下拉电阻;可以调整输出驱动电流的大小等。

支持输入输出(I/O)以及双向通道(Bidirectional);支持差分I/O,如LVDS;一些器件的I/O单元中还有钳位二极管,使能钳位二极管可使I/O用作PCI总线;所有未使用的I/O可以设置成开漏(open drain)输出或者三态(tri-state)。

4、Memary blocks可以被配置成不同类型的存储器(单端口/双端口RAM、ROM、移位寄存器或者FIFO缓存器),存储器在上电时就可以被配置成任意值。

5、DSP Block包含嵌入式乘法器和加法器,用于实现算数运算中的加、乘运算。

6、在一些器件中有高速收发器,支持传输速率为Gbps的高速协议(Ethernet、PCI Express等)。

二、Xilinx FPGA

Xilinx FPGA包含了SPARTAN系列、ARTIX系列、KENTEX系列、VIRTEX系列,同样不同等级的FPGA内部资源也不同,图4是7系列FPGA的资源对比。

图 4 XILINX 7 系列FPGA资源对比

Xilinx FPGA结构基本由可配置逻辑块(CLB)、布线资源、IO单元(IOB)以及其他嵌入式资源(Block RAM、DSP Slice、高速收发器、时钟管理等),如图5所示。

图 5 XILINX FPGA结构

1、可配置逻辑块(CLB)是主要的逻辑资源,用于实现时序和组合逻辑电路,一个CLB由SCLICEL和SCLICEM组成,SCLICEL只能作为逻辑使用,而SCLICEM除了可以作为逻辑还能用作分布式RAM。所以SCLICE是FPGA中最基本的逻辑单元,每个SCLICE同样包括查找表(LUT)、D触发器(DFF)、进位逻辑。

2、其他资源都与Intel FPGA类似。

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/一键难忘520/article/detail/762327
推荐阅读
相关标签
  

闽ICP备14008679号