FIQ	快速中断请求引脚有效
IRQ	外部中断请求引脚有效
Reset	复位电平有效
Software Interrupt	执行swi指令
Data Abort	数据终止
Prefetch Abort	指令预取终止
Undefined Instruction	遇到不能处理的指令

注：异常源和异常模式不是一回事，ARM有5种异常模式，有7类异常源

ARM异常模式

异常模式
在ARM的基本工作模式中有5个属于异常模式，即ARM遇到异常后会切
换成对应的异常模式

异常源

FIQ

IRQ

Reset

SWI

Data Abort

Prefetch Abort

Undef Instruction

异常模式

FIQ

IRQ

SVC

Abort

Undef

ARM异常响应

ARM产生异常后的动作（自动完成）

1、拷贝CPSR中的内容到对应异常模式下的SPSR_<mode>

2、修改CPSR的值

2.1、修改中断禁止位禁止相应的中断

2.2、修改模式位进入相应的异常模式

2.3、修改状态位进入ARM状态

3、保存返回地址到对应异常模式下的LR_<mode>

4、设置PC为相应的异常向量（异常向量表对应的地址）

异常向量表

> 异常向量表的本质是内存中的一段代码

> 表中为每个异常源分配了四个字节的存储空间

> 遇到异常后处理器自动将PC修改为对应的地址

> 因为异常向量表空间有限一般我们不会再这里

写异常处理程序，而是在对应的位置写一条跳

转指令使其跳转到指定的异常处理程序的入口

注：ARM的异常向量表的基地址默认在0x00地址

但可以通过配置协处理器来修改其地址

FIQ和IRQ

FIQ的响应速度比IRQ快

1. FIQ在异常向量表位于最末

可直接把异常处理写在异常向量表之后，省去跳转

2. FIQ模式有5个私有寄存器(R8-R12)

执行中断处理程序前无需压栈保存寄存器，可直接处理中断

3. FIQ的优先级高于IRQ

3.1 两个中断同时发生时先响应FIQ

3.2 FIQ可以打断RIQ，但RIQ不能打断FIQ

ARM微架构

指令流水线

ARM指令流水线

ARM7采用3级流水线

ARM9采用5级流水线

Cortex-A9采用8级流水线

注1：虽然流水线级数越来越多，但都是在三级流水线的基础上进行了细分

PC的作用（取指）

不管几级流水线，PC指向的永远是当前正在取指的指令，而当前正在执行

的指令的地址为PC-8

指令流水线机制的引入确实能够大大的提升指令执行的速度但在实际执行程序的过程中很多情况下流水线时是无法形成的，比如：芯片刚上电的前两个周期、执行跳转指令后的两个周期等。
所以指令流水线的引入以及优化只能使平均指令周期不断的接近1而不可能真正的达到1，且流水线级数越多芯片设计的复杂，程度就越高，芯片的功耗就越高

多核处理器

多核处理器

即一个SOC中集成了多个CPU核

作用

不同的线程可以运行在不同的核心中做到真正的并发

资源

多核处理器共用外设与接口资源

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/一键难忘520/article/detail/973603