手把手教你使用transciver-ip核的配置_ultrascale fpgas transceivers wizard

目前很多行业都会用到transceiver，甚至像pcie、srio等高速接口都调用了transceiver，所以了解并学会其使用方法还是很重要的，本文结合作者的使用经验，让你快速的了解并上手使用。Xilinx提供了Transceivers Wizard IP核用于配置串行transcivers，下面简单的介绍一下常用的IP配置，可满足大部分的需求，本文主要的目的以应用为主，阅过即会用。废话不多说，接下来介绍常用的配置。

打开IP Catalog，在搜索栏中输入关键字transceivers，打开UltraScale FPGAs Transceivers Wizard IP(要选择UltraScale/UltraScale+的系列)

打开IP,IP的参数由4个tabs组成

1.Basic

Transceiver configuration preset :预配置，有多种行业标准配置预设可供选择。如果希望进行完全自定义的选择，可以选择Start from scratch。我们选择Start from scratch
Transceiver type：选择要配置的串行收发器类型.这里只能选择GTY

Transmitter部分

Line rate (Gb/s)：线速率，单位Gbit/s 比如10g以太网我们输入10.3125
PLL type：选择QPLL类型，可选择QPLL0、QPLL1、CPLL.这里选择QPLL0
QPLL Fractional-N options:
Requested reference clock (MHz):请求的参考时钟，然后点击Calc，会得到分频的小数部分在Fractional part of QPLL feedback divider显示
Actual reference clock (MHz)：基于请求的参考时钟，会计算出一系列的实际参考时钟，选择你所需要的。
这里大家可能会不太明白，举个例子，你的参考时钟为100M，在Requested reference clock (MHz)里输入100，点击calc按钮，在Actual reference clock (MHz)这选择100，即为你使用的参考时钟，Fractional part of QPLL feedback divider这里显示的是QPLL分频的小数部分，整数部分这里没有显示。
Encoding：选择编码类型或数据格式处理方式。可根据需要选择8B/10B编码、Async.gearbox for 64B/66B, Sync.gearbox for 64B/66B，我们选择raw模式，原始数据
User data width:选择64
Internal data width：选择64
Buffer：默认enable
TXOUTCLK source：时钟源选择，默认即可

Receiver部分相同配置，若发送接收速率不同，可参考发送部分进行配置

2. Physical Resources

Free-Running and DRP Clock Frequency (MHz)：如果使用drp接口，可根据实际情况配置

3.Optional Features 跟 Structural Options暂时默认，根据实际需要配置

到这里，10g线速率的gty就配置好了。