当前位置:   article > 正文

FPGA实现LVDS接口--OSERDESE2原语的使用_fpga中的源语lvds 的serdes的使用

fpga中的源语lvds 的serdes的使用

目录

1、概述

2、原语详解

2.1、信号说明

2.2、参数设置

2.3、 时钟设置

2.4、级联扩展

2.5、延迟

2.6、时序

3、仿真测试

3.1、8:1的DDR转换

3.2、10:1的DDR转换(级联)

4、源码下载


         总目录点这里:《FPGA接口与协议》专栏的说明与导航


 1、概述

        Xlinx的原语OSERDESE2是一种专用的并--串转换器,每个OSERDESE2原语都包括一个专用的串行化模块用于数据和3态控制,OSERDESE2可以工作在SDR和DDR模式

        OSERDESE2的位宽可以达到8:1(如果使用两个原语级联,则可以到10:1和14:1)。3态序列化最高可达14:1,有专用的DDR3模式可用于支持高速内存应用程序。

        OSERDESE2的结构框图如下:

img

        OSERDESE2 使用两个时钟 CLK 和 CLKDIV 进行数据速率转换。 CLK是高速串行时钟,CLKDIV是分频并行时钟。 CLK 和 CLKDIV 必须相位对齐。使用前,必须对 OSERDESE2 进行复位。 因为OSERDESE2 包含一个控制数据流的内部计数器,如果使用前不进行复位则有可能产生意外的输出。

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/喵喵爱编程/article/detail/987607
推荐阅读
相关标签
  

闽ICP备14008679号