赞
踩
这几天在用stm32读取FPGA中FIFO里的数据,遇到了不少的问题。这里就其中的一个问题写写,比较简单,就当做是打发一下时间。
问题就是,stm32的中断没有电平触发方式。stm32读取FIFO中的数据,当FIFO数据非空时给stm32中断信号——将对应的中断线拉高/低,这时stm32取FIFO中数据直至读完,FIFO将中断线电平拉低/高。然后当FIFO中又有数据时,在次发出中断信号,如此循环。
结合图说。这里简单看看FIFO的结构,如图一所示。当FIFO数据非空,给stm32信号,比如将wr_full这个引脚拉高/低。然后就让这个信号触发stm32进入中断函数中去读数据,直到stm32将数据读出后拉低/高。读取时序如图二。这样就需要将中断设置成电平触发,只要低就一直重复进中断函数里读数据。但就像前面说到的stm32不能将中断设置成电平触发的方式。
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。