当前位置:   article > 正文

IC设计ram001_ram读写冲突返回值_1w1r 的ram和1wr ram的互换

1w1r 的ram和1wr ram的互换

1、RAM读写冲突返回值

        在使用底层RAM IP的时候,以1R1W的ram为例,我们需要考虑 某个地址同时发生读写操作的时候(俗称读写冲突),RAM IP输出的data_out是什么值,不同的厂家IP会不一样,同一个厂家的不同ram也有可能不一样。例如:发生读写冲突时,有些ram会输出老值,有些ram会输出新值,有些ram输出不确定的值

2、从设计角度考虑RAM读写冲突返回值

从严谨的设计角度看,应该从方案设计角度避免此问题。在verilog实现中,ram就不允许发生同时读写同一个地址的情况,采用外部逻辑进行读写冲突保护。原因如下:

  1. 不同ram IP在读写冲突时,读写冲突返回值不一样,容易出错。
  2. 不同项目使用的工艺不一样,从而导致ram ip读写冲突返回值不一致,不利于代码复用。

声明:本文内容由网友自发贡献,不代表【wpsshop博客】立场,版权归原作者所有,本站不承担相应法律责任。如您发现有侵权的内容,请联系我们。转载请注明出处:https://www.wpsshop.cn/w/小小林熬夜学编程/article/detail/488004
推荐阅读
相关标签
  

闽ICP备14008679号