赞
踩
1、RTL模型图如下:
2、例化:
_32bit count (
.aclr ( aclr ),
.clk_en ( 1’b1 ),
.clock ( clk ),
.cnt_en ( cnt_en ),
.q ( q )
);
说明:
acl:清除计数值;
cnt_en:计数使能,高电平有效;
clk_en:时钟使能,高电平有效;
clk:计数脉冲;
q:计数值输出;
Copyright © 2003-2013 www.wpsshop.cn 版权所有,并保留所有权利。