AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（六）_实现2FSK信号的数字调制_通过fgpa配置9361

本博客的工程源码文件下载：百度网盘  （点击蓝色“百度网盘”文字即可下载）提取码：mww7

1.工程组成

本次博客利用AD9361实现2FSK数字调制，并进行了测试，整个工程包括AD9361接口程序、配置程序和2FSK调制程序，工程结构如下图所示：

2.2FSK调制

对于FSK信号，不管是2FSK、4FSK还是8FSK，均采用IQ正交调制方法，框图和前面博客QPSK调制框图基本一致，这里就不在画了，重点是设计频差时注意和码速率之间的关系（在工程中进行了标注），才能保证在解调时能够正确完成。

3.2FSK测试

2FSK信号可以直接利用频谱仪观测频点是不是和设计的一致，通过最大保持测量偏差是不是符合设计要求。

频谱仪动态观测2FSK频谱图如下：

最大保持如下：

从频谱图上测量的结果符合设计要求，最后通过逻辑信号分析仪看下星坐图

从分析结果看符合要求，星座图清楚。

4.总结

对于数字信号调制，都采用IQ正交调制，包括MSK、QAM等其他调制均是如此，利用前面博客所写的接口函数和转换软件，将重点只关注调制信号本身设计，不用再考虑AD9361接口问题，将更多的经历关注到信号设计本身，对于AD9361的配置按照之前的博客配置非常简单。

5.参考博客

ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（一）_初始化寄存器脚本文件生成_fpga控制ad9361-CSDN博客

ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（二）_将寄存器脚本文件转换成Verilog函数_ad9361 .cfg转.v-CSDN博客

ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（三）_建立完整工程，编写配置寄存器的状态机文件、SPI文件、9361收发接口文件并测试效果_ad9361工程-CSDN博客

AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（五）_实现QPSK信号的数字调制_ad9361如何识别调制方式-CSDN博客