电路杂谈——硬件设计中的一些简称_芯片设计中copad是集电极开路吗

系列文章目录

• 电路杂谈——硬件设计中的一些简称

---

---

前言

本文讲解了硬件电路中的一些简称缩写。

---

1、什么是BOM?

BOM（Bil lO fMaterial），是制造业管理的重点之一，简单的定义就是“记载产品组成所需使用材料的表”。以一个新产品的诞生来看：首先是创意与可行性研究的初期过程，接下来的过程就是初步的工程技术分析与原型产品的设计，等到原型产品比较稳定后，经过自制或外购分析（MakeorBuyAnalysisandDecision）后就会产生第一版的工程料表（EBOM，EngineeringBOM）。
到正式量产之前，第一版的生产料表（PBOM，ProductionBOM）必须要先完成，以便企业内的相关部门有所遵循。在此之后，就进入了正常的例行维护阶段。

2、什么是LDO?

LDO是一种线性稳压器。线性稳压器使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下100mV之内所需的输入电压与输出电压差额的最小值。
正输出电压的LDO（低压降）稳压器通常使用功率晶体管（也称为传递设备）作为PNP。这种晶体管允许饱和，所以稳压器可以有一个非常低的压降电压，通常为200mV左右;与之相比，使用NPN复合电源晶体管的传统线性稳压器的压降为2V左右。
负输出LDO使用NPN作为它的传递设备，其运行模式与正输出LDO的PNP设备类似。更新的发展使用CMOS功率晶体管，它能够提供最低的压降电压。
使用CMOS，通过稳压器的唯一电压压降是电源设备负载电流的ON电阻造成的。如果负载较小，这种方式产生的压降只有几十毫伏。

3、什么是ESR?

ESR，是EquivalentSeriesResistance三个单词的缩写，翻译过来就是“等效串联电阻”。ESR的出现导致电容的行为背离了原始的定义。ESR是等效“串联”电阻，意味着，将两个电容串联，会增大这个数值，而并联则会减少之。
理论上，一个完美的电容，自身不会产生任何能量损失，但是实际上，因为制造电容的材料有电阻，电容的绝缘介质有损耗，各种原因导致电容变得不“完美”。这个损耗在外部，表现为就像一个电阻跟电容串联在一起，所以就起了个名字叫做“等效串联电阻”。
理论上，一个完美的电容，自身不会产生任何能量损失，但是实际上，因为制造电容的材料有电阻，电容的绝缘介质有损耗，各种原因导致电容变得不“完美”。这个损耗在外部，表现为就像一个电阻跟电容串联在一起，所以就起了个名字叫做“等效串联电阻”。

4、什么是TTL？

TTL电平信号规定，+5V等价于逻辑“1”，0V等价于逻辑“0”（采用二进制来表示数据时）。这样的数据通信及电平规定方式，被称做TTL（晶体管-晶体管逻辑电平）信号系统。这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。
TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。

5、什么是MOS？

MOS（Metal-OxideSemiconductor金属-氧化物半导体场效应管，单极性）有增强型和耗尽型两种，主要是以下三类：
P沟道增强型管构成的PMOS电路
N沟道增强型管构成的NMOS电路
PMOS和NMOS构成的CMOS（互补MOS，ComplementaryMetal-Oxide-SemiconductorTransistor互补型金属氧化物半导体）电路。

6、什么是MCU?

MCU（MicroControllerUnit），又称单片微型计算机（SingleChipMicrocomputer），简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。MCU按其存储器类型可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合;FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途;OTPROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。

7、什么是DSP？

DSP（digitalsingnalprocessor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。
DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器具，其主机应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下主要特点：
（1）在一个指令周期内可完成一次乘法和一次加法;
（2）程序和数据空间分开，可以同时访问指令和数据;
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问;
（4）具有低开销或无开销循环及跳转的硬件支持;
（5）快速的中断处理和硬件I/O支持;
（6）具有在单周期内操作的多个硬件地址产生器;
（7）可以并行执行多个操作;
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。
当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。

8、什么是RISC?

RISC的英文全称为“ReducedInstructionSetComputer”，中文即“精简指令集计算机”。RISC构架的指令格式和长度通常是固定的（如ARM是32位的指令）、且指令和寻址方式少而简单、大多数指令在一个周期内就可以执行完毕。
它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20%，但在程序中出现的频度却占80%。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU，RISC型CPU不仅精简了指令系统，还采用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。
RISC指令集是高性能CPU的发展方向。它与传统的CISC（复杂指令集）相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍采用这一指令系统的CPU，特别是高档服务器全都采用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。

9、什么是FPGA?

FPGA的全称为Field-ProgrammableGateArray，即现场可编程门阵列。FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。简而言之，FPGA就是一个可以通过编程来改变内部结构的芯片。
FPGA相比于单片机、CPU等集成电路芯片拥有效率更高、功耗更低的特点，但是易于开发程度远远不如单片机、CPU；在数字芯片设计领域，FPGA虽然相比ASIC具有更短的开发周期与开发难度，但是其存在着成本过高、性能较差并且在资源的利用率上远不及ASIC等问题，不能真正的替代ASIC。

10、什么是ASIC？

ASIC（ApplicationSpecificIntegratedCircuit）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑门阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。
ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元（StandardCell），设计时可以从标准逻辑单元库中选择SSI（门电路）、MSI（如加法器、比较器等）、数据通路（如ALU、存储器、总线等）、存储器甚至系统级模块（如乘法器、微控制器等）和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。现代ASIC常包含整个32-bit处理器，类似ROM、RAM、EEPROM、Flash的存储单元和其他模块。这样的ASIC常被称为SoC（片上系统）。
FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。
在定制化芯片领域，FPGA（现场可编程门阵列）是一直可编程的半定制芯片，而传统ASIC则通常被称为全定制芯片。

11、什么是CPLD？

CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产（一般在10000件以下）之中。
几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。

12、什么是CISC?

CISC的英文全称为“ComplexInstructionSetComputer”，即“复杂指令系统计算机”，从计算机诞生以来，人们一直沿用CISC指令集方式。早期的桌面软件是按CISC设计的，并一直沿续到现在。目前，桌面计算机流行的x86体系结构即使用CISC。微处理器（CPU）厂商一直在走CISC的发展道路，包括Intel、AMD，还有其他一些现在已经更名的厂商，如TI（德州仪器）、IBM以及VIA（威盛）等。
在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。CISC架构的服务器主要以IA-32架构（IntelArchitecture，英特尔架构）为主，而且多数为中低档服务器所采用。

13、什么是OC、OD？

集电极开路门（集电极开路OC或源极开路OD）。open-drain是漏极开路输出的意思，相当于集电极开路（open-collector）输出，即ttl中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。开漏形式的电路有以下几个特点：
1、利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载。
2、可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
3、可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
4、开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。
由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。）OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大;反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

14、什么是线或逻辑和线与逻辑？

在一个结点（线）上，连接一个上拉电阻到电源VCC或VDD和n个NPN或NMOS晶体管的集电极C或漏极D，这些晶体管的发射极E或源极S都接到地线上，只要有一个晶体管饱和，这个结点（线）就被拉到地线电平上。
因为这些晶体管的基极注入电流（NPN）或栅极加上高电平（NMOS），晶体管就会饱和，所以这些基极或栅极对这个结点（线）的关系是或非NOR逻辑。如果这个结点后面加一个反相器，就是或OR逻辑。如果用下拉电阻和PNP或PMOS管就可以构成与非NAND逻辑，或用负逻辑关系转换与/或逻辑。
这些晶体管常常是一些逻辑电路的集电极开路OC或源极开路OD输出端。这种逻辑通常称为线与/线或逻辑，当你看到一些芯片的OC或OD输出端连在一起，而有一个上拉电阻时，这就是线或/线与了，但有时上拉电阻做在芯片的输入端内。
顺便提示如果不是OC或OD芯片的输出端是不可以连在一起的，总线BUS上的双向输出端连在一起是有管理的，同时只能有一个作输出，而其他是高阻态只能输入。

15、什么是推挽结构？

要实现线与需要用OC（opencollector）门电路。如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入T4;当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经T3、D1拉出。这样一来，输出高低电平时，T3一路和T4一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。因此，推拉式输出级既提高电路的负载能力，又提高开关速度。供你参考。
是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小效率高。输出既可以向负载灌电流，也可以从负载抽取电流。推挽电路是两不同极性晶体管输出电路无输出变压器（有OTL、OCL等）。

---