PCIe数据峰值带宽和有效带宽计算_pcie 时钟100mhz和数据之间计算

作者：小蓝xlanll | 2024-02-17 03:37:41

踩

pcie 时钟100mhz和数据之间计算

最近对于PCIe的带宽概念和计算有些模糊，网上查资料大部分都是一个模子出来的，通过下面这个公式计算：

并行总线带宽(MB/s) = 并行总线时钟频率(MHz) * 并行总线位宽(bit/8 = B) * 每时钟传输几组数据(cycle)

特别是后面计算起来不是很容易懂，后来查资料请教后，得出如下理解【个人拙见，欢迎留言质疑】：

首先需要理清一些概念：

1、对于PCIe 而言总线频率如 1.25GHz、2.5GHz，一般是在 100 MHz 的基准频率上，通过PLL达到的

2、峰值带宽 = 总线频率x数据位宽x2 (GT/s)

3、有效带宽 = 峰值带宽*编码方式 (8/10) 或 (128/130)

4、GT/s：在物理信道上每秒传多少比特也就是Gbps，MBps = Gbps/(8x1000)

声明：本文内容由网友自发贡献，不代表【wpsshop博客】立场，版权归原作者所有，本站不承担相应法律责任。如您发现有侵权的内容，请联系我们。转载请注明出处：https://www.wpsshop.cn/w/小蓝xlanll/article/detail/99687