FPGA基本实验（Xilinx Vivado）_xilinx vio调试实验

实验1：项目创建、编译和下载

本阶段，结合开发板配套资料，请掌握以下技能

• 创建Vivado工程，正确选择芯片信号
• 查阅电路板的原理图，找到一个连接在 FPGA IO上的LED
• 学习使用Vivado的 VIO调试工具，这是一个虚拟的拨码开关，非常有用
• 首先使用基于Verilog代码的流程，例化VIO对象，设定VIO为1比特输出，连接VIO的输出到LED
• 编写管脚位置约束文件，让VIO的输出到LED上。
• 编译下载电路，在VIO调试工具中设定数值，观察LED的发光变化
• 做完以上流程后，可以在IPI （IP Integrator ）中，以Block拼图的方式，例化VIO模块，再做一遍上述功能。当基于标准总线AXI-MM，AXI-Streaming设计FPGA电路时，IPI工具非常有用。

实验2：FPGA译码器组合逻辑

• 本阶段主要是把 “Verilog新手上路” 教程中的组合逻辑用硬件验证一下
• 用VIO替代拨码开关，控制LED的状态

实验3：计数器波形仿真和signalTap

• 本实验要点1：用硬件测试一下时序逻辑计数器
• 本实验要点2：学会使用片上逻辑分析仪 ILA，该模块非常重要，是不可或缺的调试手段。
• 首先用代码例化的方式调用ILA，这是传统方法，较为繁琐。
• 然后使用IPI的Block方式，例化 计数器